А

В

а) D

б) D

Рис.7 Часові діаграми імпульсних сигналів формувачів коротких імпульсів по фронту наростання (а) та спадання (б) меандрових імпульсів.

Одне з використань логічного елементу Виняткове ЧИ (рис.8) - керований інвертор: нульовий сигнал на вході керування пропускає інформаційний сигнал без змін (а), одиничний сигнал на вході керування (б) інвертує інформаційний сигнал.

=1 =1

“0” “1”

а ) б)

Рис.8. Використання елементу Виняткове ЧИ в якостi керованого iнвертора.

Кількість входів логічних елементів, об’єднаних разом, обмежується коефіцієнтом розгалуження (навантаження) для даної серії мікросхем. Проте, виходи елементів категорично забороняється об’єднувати, за виключенням мікросхем з третім вихідним станом або з відкритим колектором. Вихід з третім станом ( iншi назви - вихiд iз Z-станом або з високим вихідним опором, тристабільний вихід, високоімпедансний вихід) - вихід цифрового елементу, який крім станів 0 та 1 може перебувати в невизначеному стані аналогічно вхідним виводам, що не є під'єднані до виходів інших цифрових елементів. Декілька виходів з третім станом можуть бути електрично з'єднані, але при умові виведення з третього стану одночасно не більше одного виходу.. Всі мікросхеми із вихідним Z-станом обов’язково мають вхід OE (Output Enable) - дозвіл виходу. Необхідно забезпечити дозвіл виходів не більше як в одній мікросхемі при об’єднанні кількох мікросхем із вихідним Z-станом.

У мікросхем з відкритим колектором відсутній навантажувальний резистор у вихідному каскаді (рис.9). Для роботи мікросхем використовують зовнішній навантажувальний резистор Rн, що дозволяє поширити функціональні можливості мікросхем: 1) при напрузі живлення мікросхеми Uсс +3…+5В напруга навантаження Uн може досягати +30В, а струмові навантаження до 300 мА, за рахунок чого мікросхема може керувати потужними елементами автоматики - реле, лампами, тощо; 2) виходи з відкритим колектором можуть бути з’єднані між собою електрично по схемі “монтажне ЧИ-НЕ” (рис.10).

а) б)

Рис.9 Вихідні каскади мікросхем: класичні(а), з відкритим колектором(б)

На рис.10а наведена схема та таблиця істинності елемента «Монтажне ЧИ-НЕ», утвореного двома інверторами із відкритим колектором. На рис.10б наведений приклад об'єднання у схему «Монтажне ЧИ-НЕ» двох логічних елементів І-НЕ із відкритим колектором. Схема «Монтажне ЧИ-НЕ» може об'єднувати класичні логічні елементи, до виходів яких підключені зовнішні транзистори із відкритим колектором.

в)

Рис.10 З'єднання логічних елементів з відкритим колектором по схемі «Монтажне ЧИ-НЕ»

2.Комбінаційні схеми.

Комбінаційна схема – цифрова схема без запам'ятовування, вихідні сигнали якої повністю визначаються вхідними сигналами в поточний момент часу. До основних комбінаційних схем належать:

дешифратори;

мультиплексори;

суматори;

цифрові компаратори.

2.1Дешифратори

Дешифратор – комбінаційна схема, що забезпечує перетворення структури паралельних двійкових кодів.

На рис.11, 12 наведені таблиці істинності (рис 11а, 12а), логічні рівняння (рис.11б, 12б) та структурні схеми дешифраторів для перетворення дворозрядного паралельного степеневого коду до чотирирозрядного коду типу «біжуча одиниця» (рис.11) та біжучий нуль (рис.12).

A0 A1 | Q0 | Q1 | Q2 | Q3

0

1

0

1 1 | 1

0

0

0 | 0

1

0

0 | 0

0

1

0 | 0

0

0

1

б) в)

Рис.11 Дешифратор 2х4 із вихідним кодом типу «біжуча одиниця»

A0 A1 | Q0 | Q1 | Q2 | Q3

0

0 1

1 0

1 1 | 0

1

1

1 | 1

0

1

1 | 1

1

0

1 | 1

1

1

0

в)

Рис.12 Дешифратор 2х4 із вихідним кодом типу «біжучий нуль»:

а) таблиця істинності;

б) логічні рівняння;

в) структурна схема.

Одне з багатьох функціональних призначень дешифраторів із вихідним кодом «біжучий нуль» або «біжуча одиниця» - адресація однотипних елементів обчислювальної техніки з вихідним z-станом: комірок пам'яті, периферійних пристроїв, - виходи яких об'єднані у спільну шину (як правило, у шину даних). Наприклад, для читання даних від елементу Ес з номером 2 (двійковий код 10) на адресні входи дешифратора необхідно подати рівні А1=1, А0=0 (вхід із більшим номером відповідає старшому біту). Виходи трьох інших елементів при цьому знаходяться у z-стані (рис.15).

Інтегральна мікросхема дешифратора (рис.13а) має три типи входів:

k входів паралельного степеневого (адресного) коду А0…Аk-1;

n входів (n=2k) паралельного коду типу «біжуча одиниця» або «біжучий нуль» Q0…Qn-1;

один вхід (інколи – декілька входів) дозволу роботи виходів ЕО (Enable Output), який забороняє формування активного сигналу («біжуча одиниця» або «біжучий нуль») на всіх виходах дешифратора незалежно від стану адресних входів А0…Аk-1.

На рис.13б наведений варіант підключення входу дозволу ЕО до вихідних логічних елементів дешифратора із вихідним кодом типу «біжучий нуль». При підключенні входу ЕО вихідні логічні елементи дешифратора починають виконувати функцію ключів і при забороненому стані на вході ЕО (ЕО=0) утворюють на всіх виходах дешифратора пасивний одиничний рівень.

Основне застосування входу дозволу ЕО – для каскадування декількох мікросхем дешифраторів при збільшенні розрядності адресного коду. На рис.14 наведена двоступенева схема з n+1 дешифраторів, кожен з яких має k адресних входів та n виходів (n=2k) із кодом типу «біжучий нуль». Схема забезпечує перетворення 2k-розрядного паралельного степеневого коду до n2-розрядного вихідного коду типу «біжучий нуль». Адресні входи А0…Аk-1 дешифраторів DC0, DC1…DCn-1 поелементно з'єднуються, утворюючи молодші k розряди адресної шини. Старші k розряди адресної шини подаються на адресні входи дешифратора DCn, виходи якого почергово дозволяють формувати активний нульовий рівень на одному з вихідних дешифраторів DC0…DCn-1.

Вхід дозволу ЕО керуючого дешифратора DCn на рис.14 з'єднаний із загальною шиною (позначається на схемах знаком ), на якій формується нульовий логічний рівень. Проте, в свою чергу, вхід ЕО керуючого дешифратора також може бути задіяним для подальшого пірамідального каскадування дешифраторів.

Рис.14 Використання входів дозволу для каскадування дешифраторів

Рис.15 Використання дешифратора з вихідним кодом «біжуча одиниця» для адресації об'єднаних у