роботи схеми синхронізації приведені на рис.2.4. Сигнал "SR." встановлює в нульовий стан лічильник DD11.2, тим самим, коректуючи початкову фазу тактової частоти "С рівної 8 кГц, скидає в початковий стан лічильники DD13, DD14, DD18 ісхеми контролю формату повідомлення і формування управляючих сигналів роботи ЦАП "\WRМО"..."\WRМ8" -WRМАКС", "\WRМИН", "WRМ".
Часові діаграми роботи і схеми контролю формату повідомлення приведені на рис.2 5
-
1 Демодульований сигнал - DD5 вивід І
2 16кГцDDІ вивід 8.
З .Послідовні дані "В" - DD8вивід ІЗ
4. DD8 вивід 12.
5.SR-DD10 вивід" 11
6. Тактова частота при нормальній роботі - DDП вивід 11
7. Корекція тактової частоти після включення або збою.
Рис.2.4-Часові діаграми, роботк скеми синхронізації
1 Послідовні дані "В" - ВВ8 вихід 13
2 "SR-DD10 вихід" 11
3 "С" - тактова частота - DD11 вихід 11
4 "WR MAKC" - DD13 вихід 2
5 "WR MIH"-DD13 вихід 7
6"WR N"-DD13 вихід5
7"WR MO" –DD14 вихід 10
8 "WR M1"-DD14 вихід 1
9"WR M7" -DD18вихід7
10"WR М8" - DD18 вихід 10
11DD18 вихід 1.
Рис.2.5 Часові діаграми роботи схем-и контролю формату
повідомлення.
Контроль формату забезпечується відліком лічильниками DDП1, DD14, D18 часового інтервалу, протягом якого, у разі якісної інформації,повинен кінчитися прийом, перевірка інформації і запис її в регістри ЦАП. В му випадку виробляється сигнал скидання схеми контролю маркера в початковий стан, внаслідок чого сигнал "'WR' не формується і поточна інформація не реєструється.
Схема контролю маркера реалізована на лічильнику DD12 і схемі рівняння DD15. Лічильник DD12 підраховує кількість нульових біт службової інформації в повідомленні; по досягненні лічильником стану ) Схема порівняння формує сигнал "WR" і через половину періоду тактової частоти скидається в початковий стан. Часові діаграми роботи контролю маркера приведені на ряс.2.6. Схема формування шини даних виконана на регістрах зсуву DD8.2, DD17 регістрі з паралельним записом DD16. На момент формування сигналів "WRMAKC"WRMNN відповідно, в перші і другі два такти тактової готи за допомогою сигналів обнулення і інверсії регістрів DD16, DD17 шина даних встановлюється в стан "лог.І і "лог.О", забезпечуючи можливість запису в ЦАП максимального і мінімального сигналів. В цей час регістрі DD8.2 послідовно запам'ятовується інформація про номер поточного каналу АО-АЗ. Починаючи з п'ятого такту, шина даних формується за рахунок послідовно-паралельного перетворення інформації в регістрах DD8.2, DD17. Регістр 0016 в цьому випадку істотної ролі не грає і використовується як буферний регістр. Часові діаграми роботи схеми формування шини даних приведені на рис .2.7. для збільшення здатності навантаження всі управляючі і інформаційні з плати контролера виводяться на крос-плату через Буферні підсилювачі DD19...DD22.
2.4.3 Розробка блоку для перетворення двійково-кодованої інформації в аналогові формати.
Плата цифро аналогового перетворення А2 і АЗ іризначена для перетворення двійково-кодованої інформації і аналогові сигнали для виводу на аналогові каротажні зеєстратори. Плата А2 і АЗ виконана по однакових електричних ;схемах і містить по чотири перетворювачі. Для зручності розглянемо роботу одного перетворювача, наприклад, нульового каналу плати А2. ЦАП виконаний на великій інтегральній мікросхемі 572ПА2 - 12-розрядному помножуючому ЦАП ВА1, має в своєму складі два 12-розрядні
регістри з можливістю прочитування з шини даних І проміжного зберігання цифрової інформації в регістрі RG1 і перезапису вмісту регістра G1 в регістр RG2, дешифратор стану регістра RG2, аналоговий комутатор прецизійну матрицю, звантажену як дільник струму на вхід зовнішнього жераційного підсилювача DА2. Для зменшення похибки тшрювань, що вноситься ЦАП, до рівня, що дозволяє її іе враховувати при перевірці і настройці, в МС DА1 задіяно сім ;тарших розрядів із дванадцяти. Перетворення поточної нформації в ЦАП відбувається таким чином. В першу чергу в їегістр номера каналу DD4 по сигналу WRN з шини даних іереписуються чотири біти повідомлення АО...АЗ, відповідні юмеру поточного каналу.
1.Послідовні дані "D" - DD8 вихід 13.
2.DDD8 вихід 12.
3."SR"-DD10 вихід11
4."С"-DD11 вихsд7.
5.DD 18 вихід 1.
6.DD12 вихід 11.
7.DD12 вихід 12.
3.DD12 вихід ІЗ.
9. DD12 вихід 14.
10.DD12 вихід 3.
11 "WR"-DD15 Вихід 3.
Рис.2.7Часові діаграми роботи схеми контроля маркера
В натиснутому стані кнопок МАКС і МІН по сигналу "WRO. що поступає мультиплексор DD7 до входу "WR RGI DAT, з вхідних буферних підсилювачів шини даних DD1, DD2 незалежно від номера поточного каналу записуються дані, що приймають залежно від положення перемикача РЕЖИМ О значення: "DD..D6, "D1..D7" , "D8...D14". "DМАКС" (одиничний "DМІН" (нульовий код), після перевірки інформації на наявність помилок по сигналу "WR" здійснюється робота дешифратора DD6. У разі стану регістра DD4, який відповідає адресу нульового каналу^ на виході "О" дешифратора формується І, по якому відбувається перенесення вмісту регістра RGI DA1 в RG2. нульовому положенні перемикача НОМЕР КАНАЛУ при натисненні МАКС, WR МІН, незалежно від положення перемикача РЕЖИМ КАНАЛ О здійснюється комутація мультиплексором DD7 на вхід WR RGI DAI сигналів "МАКС', "WR MIN; в результаті в регістрі RG1 запам'ятовується і\ або нульовий код; перезапис в RG2 здійснюється як описано вище. Вихідна напруга ЦАП визначається величиною опорної напруги^ яка складає 5,12 В. Викідний сигнал через інвертуючий операційний підсилювач -жшач напруги і резистор 100 кОм подається на аналоговий штор.