Мельник Віктор Анатолійович

УДК 004.056.55

Конфігуровані ядра комп’ютерних пристроїв

СИМЕТРИЧНОГО БЛОКОВОГО ШИФРУВАННЯ

Спеціальність 05.13.05 – Елементи та пристрої обчислювальної

техніки та систем керування

Автореферат

дисертації на здобуття наукового ступеня

кандидата технічних наук

Львів – 2004

Дисертацією є рукопис

Робота виконана в Національному університеті „Львівська політехніка”

Міністерства освіти і науки України.

Науковий керівник: доктор технічних наук, професор

Дудикевич Валерій Богданович,

завідувач кафедри “Автоматика та телемеханіка”

Національного університету “Львівська політехніка”

Офіційні опоненти: доктор технічних наук, професор

Грицьків Зенон Дмитрович,

завідувач кафедри радіоелектронних пристроїв та систем

Національного університету “Львівська політехніка”

доктор технічних наук, професор

Русин Богдан Павлович,

завідувач відділу методів і систем обробки, аналізу і

ідентифікації зображень Фізико-механічного інституту

ім. Г.В. Карпенка НАН України (м. Львів)

Провідна установа: Національний технічний університет України “Київський

політехнічний інститут”, кафедра “Спеціалізовані

комп’ютерні системи”, м. Київ.

Захист відбудеться “28” травня 2004 р. о 14 год. на засіданні спеціалізованої вченої ради Д .052.08 при Національному університеті “Львівська політехніка” в ауд. 226 головного корпусу за адресою 79013, м. Львів-13, вул. С.Бандери, 12.

З дисертацією можна ознайомитися у науково-технічній бібліотеці Національного університету “Львівська політехніка” за адресою: 79046, м. Львів, вул. Професорська,1.

Автореферат розісланий “27” квітня 2004 р.

Вчений секретар спеціалізованої вченої ради,

доктор технічних наук, професор Я. Т. Луцик

Загальна ХАРАКТЕРИСТИКА РОБОТИ

Актуальність теми. Розвиток комп’ютерних і телекомунікаційних мереж викликав значне збільшення обсягів інформації, що зберігається, обробляється та передається. Тому завдання захисту інформації набули особливого значення. Ці завдання вирішуються зокрема з допомогою криптографічних перетворень. Одним із важливих на цей час криптографічних перетворень є симетричне блокове шифрування (СБШ).

Для реалізації алгоритмів СБШ використовуються програмовані та апаратно-орієнтовані процесори. Програмовані процесори забезпечують гнучкість зміни режимів роботи алгоритму, але мають такі недоліки, як слабкий ступінь захисту ключів шифрування та невисоку продуктивність при виконанні криптографічних перетворень. Завдяки своїй архітектурній спеціалізації апаратно-орієнтовані процесори характеризуються кращими технічними параметрами порівняно з програмованими процесорами, зокрема вищою продуктивністю та меншими затратами обладнання. Крім того, апаратна реалізація алгоритму дозволяє досягти достатнього рівня захисту ключів від зовнішнього втручання. Тому на сьогодні більшість процесорів СБШ є апаратно-орієнтованими.

Апаратно-орієнтовані процесори СБШ використовують як складову частину для побудови сучасних комп’ютерних систем на кристалі. В основу технології проектування системи на кристалі покладена концепція базування на попередньо спроектованих та відтестованих програмних моделях комп’ютерних пристроїв. Ці програмні моделі, які описують архітектуру комп’ютерного пристрою на рівні міжрегістрових передач з використанням мов опису апаратних засобів, прийнято називати ядрами комп’ютерних пристроїв. Технологія проектування комп’ютерних систем на кристалі широко використовується при розробці сучасних комп’ютерних засобів. Основною проблемою, яка знижує ефективність проектування названих комп’ютерних систем на кристалі, є необхідність розробки заново ядер комп’ютерних пристроїв з потрібними функціями та технічними параметрами, що є дорого та вимагає багато часу. Розробити ж наперед всі можливі варіанти таких ядер комп’ютерних пристроїв для всіх алгоритмів СБШ, всіх форматів представлення даних, з врахуванням всіх архітектурних підходів і вимог до інтерфейсу, є практично неможливо.

В зв’язку з цим актуальною задачею є розробка принципів побудови конфігурованих (тобто таких, що підлягають конфігуруванню) ядер комп’ютерних пристроїв, у яких можна змінювати формати даних, порядок їх вводу і виводу, структуру функціональних вузлів, забезпечуючи таким чином відповідність ядра функціональним і технічним вимогам. Актуальною задачею є розробка конфігурованих ядер комп’ютерних пристроїв СБШ, які б дозволяли генерувати ядра апаратно-орієнтованих процесорів СБШ з потрібними технічними параметрами, а також створення на їх основі нових високопродуктивних та малогабаритних апаратно-орієнтованих процесорів СБШ.

Зв’язок роботи з науковими програмами, планами, темами. Дисертаційна робота виконувалася згідно з планами науково-дослідних робіт кафедр “Інформаційно-вимірювальні технології”, “Автоматика та телемеханіка” і “Електронні обчислювальні машини” Національного університету “Львівська політехніка” протягом 1999 – 2003 років. Дисертаційна робота безпосередньо пов’язана з держбюджетними НДР: “Інтелектуалізована вимірювальна система”, шифр ДБ/РЕТНІ, 2000 – 2001 рр.; “Проблемно-орієнтовані перетворювачі інформації”, шифр ДБ-ЧІП, 2002 – 2003 рр.; “Інтелектуальні реконфігуровані нарощувані вимірювально-обчислювальні мережі екологічного моніторингу: принципи структурної самоорганізації та функціонування”, шифр ДБ/17.Мель, 2002 – 2003 рр., а також з угодою про співпрацю між Національним університетом “Львівська політехніка” (м. Львів) та Університетом Прикладних Наук “Georg-Simon-Ohm-Fachhochschule-Nuernberg” (м. Нюрнберг, ФРН) в рамках науково-дослідних проектів “DES Cryptographic Processor”, 1999 р., та “Data Encryption Standard IP Cores Generator”, 2000 – 2001 рр.

Мета і задачі дослідження. Метою дисертаційної роботи є розробка принципів побудови конфігурованих ядер комп’ютерних пристроїв, розробка конфігурованих ядер комп’ютерних пристроїв СБШ та створення на їх основі нових високопродуктивних та малогабаритних апаратно-орієнтованих процесорів СБШ, що відповідають вимогам широкого кола застосувань.

У відповідності до поставленої мети в рамках дисертаційної роботи розв’язуються наступні задачі:

1.

2.

3.

4.

5.

6.

7.

Об’єкт дослідження – комп’ютерні засоби СБШ.

Предмет дослідження – принципи та методи побудови конфігурованих ядер комп’ютерних пристроїв, конфігуровані структури процесорів СБШ.

Методи досліджень. При виконанні поставлених у дисертаційній роботі задач було використано основи криптографії, обчислювальну математику, дискретну математику, теорію проектування спеціалізованих комп’ютерних систем, теорію проектування надвеликих інтегральних схем, теорію цифрових автоматів, цифрову схемотехніку, моделювання алгоритмів та апаратних засобів комп’ютера, експериментальні дослідження.

Наукова новизна роботи.

1.

2.

3.

4.

5.

6.

Практичне значення одержаних результатів.

1.

2.

3.

Впровадження результатів роботи. Теоретичні та практичні результати роботи впроваджено при виконанні науково-дослідних робіт по темах ДБ/ЧІП “Проблемно-орієнтовані перетворювачі інформації”, 2003 р., та ДБ/17.Мель “Інтелектуальні реконфігуровані нарощувані вимірювально-обчислювальні мережі екологічного моніторингу: принципи структурної самоорганізації та функціонування”, 2002 – 2003 рр., в Національному університеті „Львівська політехніка”, у роботах, що проводились на підприємстві “Інтрон” (м. Львів), в науково-дослідних роботах, що проводились в Університеті прикладних наук ім. Г.С. Ома (м. Нюрнберг, Німеччина) при роботі над проектом “Data Encryption Standard IP Cores Generator”, а також у навчальному процесі кафедри ЕОМ Національного університету „Львівська політехніка” в рамках предмету „Проектування НВІС”.

Особистий внесок здобувача. Основний зміст роботи, всі теоретичні та практичні розробки, висновки та рекомендації, виконані автором особисто. В друкованих працях, опублікованих в співавторстві, здобувачу належать: [1] – розділ 1, розділ 2, підрозділи 5.3.1, 5.4.2, розділ 6; [2] – розробка принципів конфігурування апаратно-орієнтованих ядер комп’ютерних пристроїв, опис методики, етапів та засобів проектування ядер комп’ютерних пристроїв; [3] – опис апаратних засобів виконання криптографічних функцій, аналіз можливості їх реалізації з використанням технології проектування ядер комп’ютерних пристроїв; [4] – дослідження задачі тестування генераторів ядер комп’ютерних пристроїв, аналіз способів тестування, розробка структури системи тестування генераторів ядер комп’ютерних пристроїв; [7] – опис алгоритмів СБШ та режимів їх роботи, розробка структури процесора СБШ за алгоритмом DES в частині пристрою організації режимів шифрування, проведення порівняльного аналізу структур процесорів СБШ, визначення доцільних до реалізації структур процесорів СБШ; [11] – аналіз можливості застосування технології проектування ядер комп’ютерних пристроїв для реалізації процесорів СБШ, розробка ядер процесорів СБШ за алгоритмами DES і Triple DES та порівняння їх характеристик з наявними на ринку ядрами комп’ютерних пристроїв СБШ.

Апробація результатів дисертації. Основні положення й результати дисертаційної роботи доповідалися й обговорювалися на: Міжнародній науково-технічній конференції “International Conference on Modern Problems of Telecommunications, Computer Science and Engineers Training TCSET'2000”, (Львів, Славське, 2000), Міжнародній науково-технічної конференції “Сучасні проблеми в комп’ютерних науках в Україні CCU’2000”, (Львів, Славське, 2000), Міжнародній науково-технічній конференції “International conference on modelling and simulation”, (Львів, 2001), VII Міжнародній науково-технічній конференції “The Experience of Designing and Application of CAD Systems in Microelectronics” (Львів, Славське, 2003).

Публікації. За результатами виконаних досліджень опубліковано 11 робіт загальним об’ємом 235 сторінок, з них 1 монографія, яка зайняла 2-ге місце на міжнародній виставці “Книжковий світ-2003” (м. Київ, 2003 р.) і отримала титул “Краща науково-технічна книга року”, 5 статей в фахових наукових журналах та збірниках, 4 матеріали доповідей в збірниках міжнародних науково-технічних конференцій, 1 стаття в науковому журналі.

Структура та обсяг роботи. Дисертаційна робота складається зі вступу, п’ятьох розділів, висновку, списку використаних джерел і додатків. Загальний об’єм роботи 292 сторінки. Основний зміст викладений на 160 сторінках. Робота містить 74 рисунки, 32 таблиці, додатки на 102 сторінках. Список використаних джерел містить 88 найменувань.

ОСНОВНИЙ ЗМІСТ РОБОТИ

У вступі наведено загальну характеристику роботи, обґрунтовано її актуальність, сформульовано її мету та основні задачі досліджень, визначено методи вирішення поставлених задач, сформульовано наукову новизну роботи та практичну цінність одержаних результатів, викладено короткий зміст роботи. Наведено дані про впровадження результатів роботи, її апробацію та публікації.

У першому розділі розглянуто принципи побудови алгоритмів СБШ, поширені алгоритми СБШ, режими шифрування, що в них використовуються, та сучасні підходи до апаратної реалізації алгоритмів СБШ. Показано, що програмовані процесори СБШ характеризуються низькою продуктивністю, що зумовлено їх структурною надлишковістю та ітераційним характером обчислень, а апаратно-орієнтовані процесори забезпечують максимальну продуктивність за мінімальних затрат обладнання. Проведено порівняльний аналіз наявних на ринку апаратно-орієнтованих та програмованих процесорів СБШ.

Проведено огляд та аналіз технології проектування комп’ютерних систем на кристалі на основі ядер комп’ютерних пристроїв. Показано, що використання цієї технології дозволяє суттєво спростити та прискорити процес проектування, практично виключити можливість помилок, досягти високих рівнів інтеграції, забезпечити потрібні значення продуктивності і споживаної потужності, зменшити вартість виготовлення надвеликих інтегральних схем.

Проаналізовано доцільність реалізації програмованих та апаратно-орієнтованих комп’ютерних пристроїв як ядер та показано, що ядра апаратно-орієнтованих комп’ютерних пристроїв мають обмежений ринок збуту через їх вузьку спеціалізацію. Усунути цей недолік можна шляхом створення конфігурованих ядер апаратно-орієнтованих комп’ютерних пристроїв, які дозволяють згенерувати ядро, на основі якого може бути синтезовано процесор з заданими технічними параметрами. Висвітлено проблемні питання створення ядер комп’ютерних пристроїв СБШ.

У другому розділі оцінено переваги створення конфігурованих ядер апаратно-орієнтованих комп’ютерних пристроїв, головною з яких є можливість автоматичної генерації спектру ядер комп’ютерних пристроїв шляхом задання значень конфігураційних параметрів.

З метою створення теоретичних засад розробки конфігурованих ядер комп’ютерних пристроїв запропоновано узагальнений підхід до опису комп’ютерного пристрою шляхом створення його формалізованої моделі. При цьому запропоновано описувати комп’ютерний пристрій вісьмома множинами:

, (1)

де ID – множина параметрів вхідних даних, IMD – множина параметрів проміжних даних, OD – множина параметрів вихідних даних, DIR – правило вводу даних, DOR – правило виводу даних, SR – правило початку, FR – правило закінчення, CDS – структура комп’ютерного пристрою.

З метою формалізованого опису можливих варіантів побудови комп’ютерного пристрою запропоновано його конфігуровану модель. Конфігурована модель комп’ютерного пристрою дозволяє згенерувати деяку множину Mc моделей комп’ютерних пристроїв CD:

, (2)

де w – номер комп’ютерного пристрою, W – їх кількість. Конфігуровану модель комп’ютерного пристрою CCD описано наступним чином:

. (3)

де CID – конфігурована множина параметрів вхідних даних, CIMD – конфігурована множина параметрів проміжних даних, COD – конфігурована множина параметрів вихідних даних, CDIR – конфігуроване правило вводу даних, CDOR – конфігуроване правило виводу даних, CSR – конфігуроване правило початку, CFR – конфігуроване правило закінчення, CCDS – конфігурована структура комп’ютерного пристрою, CV – конфігураційний вектор.

Конфігураційним вектором названо множину конфігураційних кодів параметрів комп’ютерного пристрою. Конфігураційний код вказує значення параметра комп’ютерного пристрою і має розрядність , де k – кількість можливих або вибраних значень відповідного параметра, – більше ціле значення.

Для кожної з восьми множин, що описують комп’ютерний пристрій, задається свій конфігураційний вектор CV:

, (4)

де , ССі і-й конфігураційний код, T – кількість конфігураційних кодів, яка рівна кількості конфігураційних параметрів конфігурованої множини К.

Проаналізовано можливості створення конфігурованих ядер комп’ютерних пристроїв механізмами мов опису апаратних засобів. При цьому розглянуто найбільш поширені мови опису апаратних засобів – VHDL та Verilog. Встановлено, що мова Verilog не забезпечує можливості створення конфігурованих ядер комп’ютерних пристроїв, а механізми конфігурування мови VHDL передбачають застосування інтерфейсної константи generic і оператора generate, які мають обмежені можливості і є громіздкими та незручними, що суттєво ускладнює процес розробки.

Запропоновано нову технологію генерації ядер комп’ютерних пристроїв, яка базується на використанні спеціалізованих бібліотек. В ролі такої бібліотеки може виступати бібліотека ядер комп’ютерних пристроїв, описаних однією з мов опису апаратних засобів. Щоб зменшити її надлишковість, яка зумовлена тим, що певні подібні процесори містять однакові компоненти, у бібліотеку запропоновано вносити не ядра комп’ютерних пристроїв, а їх компоненти (рис. ). Зрозуміло, що кожна компонента наявна у бібліотеці лише в одному екземплярі, що й дозволяє позбутися надлишковості. Отримавши значення конфігураційних параметрів, програма-генератор генерує файли опису верхнього рівня вибраною мовою опису апаратних засобів, а потрібні компоненти вибираються програмою керування бібліотекою.

Для підвищення гнучкості розглянутої технології генерації ядер комп’ютерних пристроїв та подальшого зменшення об’єму бібліотеки компонент запропоновано створити функціонально повне конфігуроване ядро комп’ютерного пристрою, яке місить набір функціонально повних конфігурованих ядер компонент. Функціонально повним названо таке конфігуроване ядро компоненти, яке дає змогу отримати довільну компоненту з множини компонент, параметри яких належать множині значень конфігураційних параметрів комп’ютерного пристрою. Запропонована технологія є технологією генерації ядер комп’ютерних пристроїв на основі функціонально повних конфігурованих ядер компонент та програми-конфігуратора, яка відіграє роль передпроцесора мови опису апаратних засобів.

Програмну систему, яка містить конфігуроване ядро комп’ютерного пристрою та засоби його конфігурування, названо генератором ядер комп’ютерних пристроїв. Обґрунтовано доцільність використання генераторів ядер комп’ютерних пристроїв при проектуванні комп’ютерних систем на кристалі та їх генераторів, оскільки це дозволяє скоротити часові затрати на виготовлення комп’ютерної системи на кристалі та знизити її собівартість.

Досліджено задачу тестування генераторів ядер комп’ютерних пристроїв. Зазначено, що ця задача є однією з найважчих для розробника ядер комп’ютерних пристроїв, оскільки вимагає розроблення методики тестування, спеціального програмного та апаратного забезпечення, великих часових затрат. Порівняно з тестуванням ядер комп’ютерних пристроїв задача тестування їх генераторів є значно складнішою. Виділено наступні методи тестування генераторів ядер комп’ютерних пристроїв: евристичний, повним перебором, вибірковим перебором. Запропоновано структуру системи тестування генераторів ядер комп’ютерних пристроїв, яка базується на використанні системи тестування окремих ядер комп’ютерних пристроїв і дозволяє автоматизувати процес тестування.

У третьому розділі розроблено конфігуровану структуру процесора СБШ, яка складається з двох пристроїв: операційного пристрою обробки даних і ключів та пристрою організації режимів шифрування. Визначено конфігураційні параметри конфігурованих ядер процесорів СБШ, якими є: тип алгоритму СБШ; тип режиму шифрування; тип операції шифрування; розрядність блоків даних; ємність внутрішньої пам’яті ключів; послідовність введення інформації у процесор; структура операційного пристрою обробки даних і ключів. Зазначено, що зміна значень конфігураційних параметрів конфігурованої структури операційного пристрою обробки даних і ключів не викликає зміни конфігурованої структури пристрою організації режимів шифрування.

Розглянуто принципи побудови конфігурованих операційних пристроїв процесорів СБШ. В основу їх побудови покладено апаратну реалізацію графа виконуваного алгоритму шляхом використання комбінаційних схем, що реалізують функціональні оператори алгоритму, які з’єднані між собою каналами передавання даних відповідно до графа алгоритму. Зазначено, що оскільки алгоритми шифрування обробляють масиви даних, то доцільним є використання конвеєрного принципу обробки, який передбачає суміщення в часі виконання функціональних операторів алгоритму над різними даними.

Визначено конфігураційні параметри конфігурованої структури конвеєрного граф-алгоритмічного операційного пристрою: розрядність конвеєрних регістрів даних і команд, функції, виконувані відповідною комбінаційною схемою, розрядності вхідних, вихідних та проміжних даних, кількість вхідних каналів та вихідних каналів. Спираючись на результати досліджень структурної організації алгоритмів СБШ, та врахувавши особливості виконання алгоритмів СБШ у режимах зі зворотними зв’язками, виділено чотири варіанти реалізації операційного пристрою обробки даних і ключів: граф-алгоритмічну, ітераційну, ітераційно-конвеєрну та конвеєрну. Граф-алгоритмічна структура операційного пристрою апаратно відображає потоковий граф алгоритму СБШ, тоді як його конвеєрна структура додатково містить конвеєрні регістри, що дозволяє підняти продуктивність роботи. Операційний пристрій ітераційної структури реалізує одну або декілька базових операцій алгоритму СБШ, тому для його виконання потрібно повторити відповідну кількість ітерацій. В ітераційно-конвеєрній структурі між послідовно з’єднаними комбінаційними схемами операційного пристрою розміщені конвеєрні регістри.

Враховано структурну незалежність алгоритмів обробки даних та обчислення підключів і окремо виділено конфігуровані структури операційного пристрою обробки даних та операційного пристрою обробки ключів (рис. ). Визначено конфігураційні параметри цих конфігурованих структур: АСБШ – тип алгоритму СБШ; ОШ – тип операції шифрування; ОПК – тип структури операційного пристрою обробки ключів; ОПД – тип структури операційного пристрою обробки даних; КСР – кількість комбінаційних схем раунду; КР – кількість конвеєрних регістрів. При розробці конфігурованих структур операційного пристрою обробки даних та операційного пристрою обробки ключів з послідовним обчисленням підключів виділено структурно залежну та структурно незалежну їх частини.

Виділено два варіанти процедур обчислення підключів шифрування – паралельний, коли підключі обчислюються для всіх ітерацій відразу, та послідовний, коли обчислення підключів виконується одночасно з обчисленням даних.

Вирішено питання синхронізації роботи операційних пристроїв обробки даних та обробки ключів. Для зменшення часу обчислення підключів шифрування розроблено конфігуровану структуру операційного пристрою обробки ключів з паралельним обчисленням підключів.

Розроблено конфігуровану структуру пристрою організації режимів шифрування та визначено її конфігураційні параметри (рис. ): тип режиму шифрування (РШ), тип операції шифрування (ОШ), розрядність блоків даних (РБД), розміри пам’яті ключів шифрування (ПКШ), пам’яті векторів ініціалізації (ПВІ) і пам’яті операцій шифрування (ПОШ).

У четвертому розділі на основі запропонованих конфігурованих структур процесорів СБШ проведено проектування базових функціональних вузлів процесорів СБШ з наступними конфігураційними параметрами: тип алгоритму СБШ АСБШ: АСБШ  {АСБШ1, АСБШ2}, де АСБШ1  {DES}, АСБШ2  {Triple DES}; тип режиму шифрування РШ: РШ  {РШ1, РШ2, РШ3, РШ4}, де РШ1  {ECB}, РШ2  {CBC}, РШ3  {CFB}, РШ4  {OFB}; тип операції шифрування ОШ: ОШ  {ОШ1, ОШ2, ОШ3}, де ОШ1  {зашифрування}, ОШ2  {розшифрування}, ОШ3  {зашифрування і розшифрування}; розрядність блоків даних РБД (тільки для режимів CFB і OFB): РБД  {РБД1, РБД2}, де РБД1  {64}, РБД2  {1}; структура операційного пристрою обробки даних і ключів ОПДК: ОПДК  {ОПДК1, ОПДК2}, де ОПДК1  {ітераційна}, ОПДК2  {конвеєрна}. Тут ECB, CBC, CFB та OFB – відповідно режими простої заміни, зчеплення блоків зашифрованого тексту, зворотного зв’язку за зашифрованим текстом та зворотного зв’язку за виходом, причому у режимах ЕСВ та СВС дані обробляються блоками розрядністю 64 біти, а режими CFB та OFB підтримують обробку блоків даних розрядністю 1,2,...64 біти. До складу процесорів СБШ за алгоритмами DES та Triple DES входять операційний пристрій обробки даних і ключів та пристрій організації режимів шифрування в складі: комутаційна мережа, блок керування, блок зберігання параметрів та блок транзитного передавання даних (рис. ).

Комутаційна мережа призначена для налаштування процесора на виконання обчислень згідно з режимом шифрування, визначеним конфігураційним параметром РШ. Блок керування генерує сигнали керування комутаційною мережею. Ключі шифрування, вектори ініціалізації та коди операцій шифрування зберігаються у блоці зберігання параметрів. Блок транзитного передавання даних забезпечує роботу процесора у прозорому режимі, передаючи дані з його входу на вихід.

В дисертації розроблено всі варіанти структур функціональних вузлів процесорів СБШ згідно з наведеними значеннями конфігураційних параметрів.

У п’ятому розділі на основі аналізу організації обчислень та режимів шифрування в алгоритмах СБШ DES і Triple DES визначено доцільні до реалізації типи процесорів СБШ, які виконують ці алгоритми. Якісний та кількісний склад цих процесорів визначається з виразу:

, (5)

де

. (6)

Величина визначає кратність використання відповідних типів процесорів, що зумовлено особливістю режиму зворотного зв’язку за виходом, у якому алгоритми зашифрування та розшифрування збігаються, тобто один тип процесора здатний виконувати всі три операції шифрування.

Розраховано загальну кількість компонент, які містить бібліотека ядер процесорів СБШ з наведеними значеннями конфігураційних параметрів, та загальну кількість компонент, які містить бібліотека їх компонент. Показано, що в другому випадку об’єм бібліотеки зменшується майже у 8 разів.

З допомогою запропонованих технологій генерації ядер комп’ютерних пристроїв згенеровано повний ряд ядер процесорів СБШ за алгоритмами DES і Triple DES. Проведено реалізацію та синтез процесорів за технологією проектування ядер комп’ютерних пристроїв та отримано наступні результати (табл.1).

Таблиця 1. Результати експериментальної оцінки характеристик реалізованих процесорів СБШ.

№ | АСБШ | РШ | ОШ | ОПДК | РБД | ПЛІС | Кількість примітивів | Тактова частота, МГц | Продуктивність, Мбіт/с

1 | 1 | 1 | 3 | 1 | 1 | EP20KE54449 LEs | 92,75 | 5936

2 | 1 | 1 | 1 | 2 | 1 | XCV1000 | 2729 Slices | 66.335 | 4245,44

3 | 1 | 1 | 2 | 2 | 1 | XCV1000 | 2,729 Slices | 69.522 | 4449,408

4 | 1 | 1 | 3 | 1 | 1 | EP20KE591 LEs | 87 | 330,2

5 | 1 | 1 | 1 | 1 | 1 | EP20KE478 LEs | 83,3 | 313,6

6 | 1 | 1 | 2 | 1 | 1 | EP20KE483 LEs | 84,04 | 316,38

7 | 1 | 2 | 3 | 2 | 1 | EP20KE7235 LEs | 64 | РШ1: 240,9;

РШ2: 4096

8 | 1 | 2 | 2 | 2 | 1 | XCV1000 | 2,985 Slices | 58.197 | 3724,608

9 | 1 | 2 | 3 | 1 | 1 | EP20KE1103 LEs | 74 | 278,58

10 | 1 | 2 | 1 | 1 | 1 | XCV1000 | 905 Slices | 30.519 | 114,89

11 | 1 | 2 | 2 | 1 | 1 | XCV1000 | 1,009 Slices | 29.143 | 109,71

12 | 1 | 3 | 3 | 2 | 1 | EP20KE | 7404 LEs | 69,4 | РШ1: 261,27;

РШ2: 4441

13 | 1 | 3 | 3 | 2 | 2 | XCV1000 | 2,541 Slices | 56.686 | РШ1: 2,98;

РШ2 : 56.686

14 | 1 | 3 | 2 | 2 | 1 | XCV1000 | 3,021 Slices | 67.88923 | 4344,896

15 | 1 | 3 | 2 | 2 | 2 | XCV1000 | 2,528 Slices | 59.759 | 59.759

16 | 1 | 3 | 3 | 1 | 1 | EP20KE | 815 LEs | 90,9 | 342,21

17 | 1 | 3 | 3 | 1 | 2 | XCV1000 | 913 Slices | 29.621 | 1,74

18 | 1 | 3 | 1 | 1 | 1 | XCV1000 | 970 Slices | 32.937 | 123,99

19 | 1 | 3 | 1 | 1 | 2 | XCV1000 | 909 Slices | 31.546 | 1,85

20 | 1 | 3 | 2 | 1 | 1 | XCV1000 | 938 Slices | 28.328 | 106,307

21 | 1 | 3 | 2 | 1 | 2 | XCV1000 | 899 Slices | 28.225 | 1,66

22 | 1 | 4 | 3 | 1 | 1 | EP20KE | 823 LEs | 86,2 | 324,51

23 | 1 | 4 | 3 | 1 | 2 | XCV1000 | 908 Slices | 30.118 | 113,38

24 | 2 | 1 | 3 | 2 | 1 | EP20KE | 19693 LEs | 51,28 | 3281,92

25 | 2 | 1 | 1 | 2 | 1 | XCV1000 | 9,882 Slices | 63.484 | 4062,976

26 | 2 | 1 | 2 | 2 | 1 | XCV1000 | 9,900 Slices | 59.588 | 3813,632

27 | 2 | 1 | 3 | 1 | 1 | EP20KE | 1027 LEs | 75 | 85,7

28 | 2 | 1 | 1 | 1 | 1 | XCV1000 | 1,061 Slices | 24.015 | 28,999

29 | 2 | 1 | 2 | 1 | 1 | XCV1000 | 1,054 Slices | 23.910 | 28,87

30 | 2 | 2 | 3 | 2 | 1 | XCV1000 | 10,126 Slices | 38.282 | РШ1: 45,37;

РШ2: 2450,8

31 | 2 | 2 | 2 | 2 | 1 | XCV1000 | 10,310 Slices | 35.392 | 2265,088

32 | 2 | 2 | 3 | 1 | 1 | EP20KE | 1669 LEs | 73,529 | 84,03

33 | 2 | 2 | 1 | 1 | 1 | XCV1000 | 1,127 Slices | 25.940 | 31,32

34 | 2 | 2 | 2 | 1 | 1 | XCV1000 | 1,231 Slices | 24.828 | 29,98

35 | 2 | 3 | 3 | 2 | 1 | XCV1000 | 10,548 Slices | 43.956 | РШ1: 52,06;

РШ2: 2813,4

36 | 2 | 3 | 3 | 2 | 2 | XCV1000 | 9,763 Slices | 65.117 | РШ1: 1,20;

РШ2: 65.117

37 | 2 | 3 | 2 | 2 | 1 | XCV1000 | 10,366 Slices | 45.351 | 2902,464

38 | 2 | 3 | 2 | 2 | 2 | XCV1000 | 9,713 Slices | 58.055 | 58.055

39 | 2 | 3 | 3 | 1 | 1 | XCV1000 | 1,228 Slices | 26.243 | 31,68

40 | 2 | 3 | 3 | 1 | 2 | XCV1000 | 1,139 Slices | 27.429 | 0,51

41 | 2 | 3 | 1 | 1 | 1 | XCV1000 | 1,194 Slices | 25.733 | 31,07

42 | 2 | 3 | 1 | 1 | 2 | XCV1000 | 1,134 Slices | 28.103 | 0,53

43 | 2 | 3 | 2 | 1 | 1 | XCV1000 | 1,162 Slices | 24.104 | 29,106

44 | 2 | 3 | 2 | 1 | 2 | XCV1000 | 1,136 Slices | 24.468 | 0,46

45 | 2 | 4 | 3 | 1 | 1 | XCV1000 | 1,194 Slices | 27.748 | 33,50

46 | 2 | 4 | 3 | 1 | 2 | XCV1000 | 1,130 Slices | 27.565 | 0,52

Порівняння цих процесорів із наявними на ринку показало, що синтезовані процесори характеризуються високими технічними параметрами і знаходяться на рівні кращих світових зразків, що підтвердило правильність вибраного підходу.

У додатках наведено описи поширених режимів шифрування даних, алгоритмів СБШ DES, Triple DES і ГОСТ 28147-89, VHDL-описи компонент ядер процесорів СБШ за алгоритмами DES і Triple DES, описи функціонально повного конфігурованого ядра процесора СБШ за алгоритмом DES, тексти програми-генератора бібліотеки компонент ядер процесорів СБШ за алгоритмами DES і Triple DES, програми-генератора функціонально повного конфігурованого ядра процесора СБШ за алгоритмом DES, а також документи, що підтверджують впровадження результатів наукових досліджень по темі дисертації.

ОСНОВНІ РЕЗУЛЬТАТИ РОБОТИ ТА ВИСНОВКИ

У дисертаційній роботі розв’язано наукову задачу дослідження базових принципів побудови та синтезу конфігурованих ядер комп’ютерних пристроїв СБШ, а також створено на їх основі нові високопродуктивні та малогабаритні апаратно-орієнтовані процесори СБШ, що відповідають вимогам широкого кола застосувань. При цьому отримано такі результати:

1.

2.

3.

4.

5.

6.

7.

8.

9.

10.

11.

СПИСОК ПРАЦЬ ЗА ТЕМОЮ ДИСЕРТАЦІЇ

1.

2.

3.

4.

5.

6.

7.

8.

9.

10.

11.

АНОТАЦІЯ

Мельник В.А. Конфігуровані ядра комп’ютерних пристроїв симетричного блокового шифрування. – Рукопис.

Дисертація на здобуття наукового ступеня кандидата технічних наук за спеціальністю 05.13.05 – елементи та пристрої обчислювальної техніки та систем керування. – Національний університет “Львівська політехніка”, Львів, 2004.

Дисертація присвячена розробці принципів побудови конфігурованих ядер комп’ютерних пристроїв, розробці конфігурованих ядер комп’ютерних пристроїв симетричного блокового шифрування (СБШ), а також створенню на їх основі нових високопродуктивних та малогабаритних апаратно-орієнтованих процесорів СБШ, що відповідають вимогам широкого кола застосувань.

Досліджено принципи побудови алгоритмів СБШ, поширені алгоритми СБШ, режими шифрування, що в них використовуються, а також сучасні підходи до апаратної реалізації алгоритмів СБШ. Розглянуто технологію проектування комп’ютерних систем на кристалі на основі ядер програмованих та апаратно-орієнтованих комп’ютерних пристроїв, показано суттєві переваги останніх та доцільність їх застосування при реалізації алгоритмів СБШ. Вперше розроблено формалізовану конфігуровану модель комп’ютерного пристрою, на основі якої шляхом задання конфігураційних параметрів можна отримати модель комп’ютерного пристрою з заданими технічними характеристиками. Розроблено нові технології генерації ядер комп’ютерних пристроїв, які характеризуються високою гнучкістю і простотою реалізації. Досліджено задачу тестування генераторів ядер комп’ютерних пристроїв, виділено методи їх тестування та запропоновано структуру системи їх тестування. Розроблено принципи побудови та конфігуровані структури функціональних вузлів процесорів СБШ, структури функціональних вузлів процесорів СБШ за алгоритмами DES і Triple DES, на основі яких можна реалізувати повний ряд ядер цих процесорів. Проведено аналіз організації обчислень та режимів шифрування в алгоритмах СБШ DES і Triple DES, що дозволило виділити доцільні до реалізації типи процесорів СБШ, які виконують ці алгоритми. З використанням запропонованих технологій генерації ядер комп’ютерних пристроїв та сучасних засобів проектування реалізовано повний ряд ядер процесорів СБШ за алгоритмами DES і Triple DES.

Ключові слова: симетричне блокове шифрування, процесори симетричного блокового шифрування, ядра комп’ютерних пристроїв, конфігуровані структури, конфігураційні параметри, режими шифрування.

АННОТАЦИЯ

Мельник В.А. Конфигурируемые ядра компьютерных устройств симметричного блочного шифрования. – Рукопись.

Диссертация на соискание ученой степени кандидата технических наук по специальности 05.13.05 – элементы и устройства