КУРСОВИЙ ПРОЕКТ

з дисципліни Комп’ютерна схемотехніка

Тема - Проектування поділювача із змінним коефіцієнтом ділення на основі асинхронних лічильників

Анотація

В курсовому проекті проаналізований алгоритм функціонування поділювача із змінним коефіцієнтом ділення на основі асинхронних лічильників. Розраховані параметри пристрою, обрана елементна база та розроблена принципова електрична схема.

The summary

In an academic year project the analysed algorithm of functioning a divider with variable factor of division on the basis of asynchronous counters. The designed parameters hardware product, the elected element base that developed basic electric circuit.

Зміст

Стор

1.Опис функціонування пристрою

2.Розрахунок параметрів та розробка принципової електричної схеми

Висновки

Перелік використаних літературних джерел

Додатки

1 ОПИС ФУНКЦІОНУВАННЯ ПРИСТРОЮ

Структурна схема поділювача із змінним коефіцієнтом ділення на основі асинхронних лічильників наведена на рисунку 1.1

Рисуник 1.1 Структурна схема поділювач із змінним коефіцієнтом ділення на основі асинхронних лічильників

На виході генератора 1 неперервно формується імпульсна послідовність (рисунок 2.1, часова діаграма G), яка надходить на тактовий вхід асинхронного лічильника 2.За допомогою вимикачів які підключені до тактових входів лічильників 3,4,5,6 на виходах лічильників утворюємо двійковий код числа , який відповідає потрібному коефіцієнту ділення частоти імпульсної послідовності . Із виходів лічильника 2 (рис.2, часові діаграми f1,f2,…,f16) та виходів лічильників 3,4,5,6 (рисунок 2.1, часові діаграми g1,g2,…,g16) сигнали подаються на входи пристрою порівняння на елементах “виняткове ЧИ”7 , після чого на його виходах(рисунок 2.1, часові діаграми j1,j2…,j16) формується логічний “0” , якщо сигнали на відповідних виходах лічильників 2,3,4,5,6 (f1-g1,f2-g2,…,f16-g16) співпадають і логічна “1” - якщо не співдадають.

Рисунок 2.1 Часові діаграми

Виходи пристрою порівняння на елементах “виняткове ЧИ”7 (рисунок 2.1, часові діаграми j1,j2…,j16) подаються на входи логічного елемента “ЧИ” , і якщо всі виходи (рисунок 2.1, часові діаграми j1,j2…,j16) знаходяться в нульовому стані(тобто двійкові коди на виходах f1,f2,…,f16 лічильника 2 та виходах g1,g2,…,g16 лічильників 3,4,5,6 рівні),то на виході логічного елемента “ЧИ” формується логічний “0”. Таким чином при кожному задньому фронту імпульсу який генерує генератор 1лічильник 2 “ рахує ” до тих пір поки на його виходах (рисунок 2.1, часові діаграми f1,f2,…,f16) не сформується двійковий код рівний коду на виходах лічильників 3,4,5,6 (рисунок 2.1, часові діаграми g1,g2,…,g16) , що презведе до того що сигнал на виході логічного елемента “ЧИ” перейде з логічної одиниці в логічний нуль( поки двійкові коди на виходах лічильника 2 та лічильників 3,4,5,6 не рівні на виході елемента “ЧИ” встановлена логічна одиниця) ,тобто настане фронт спаду . Вихід логічного елемента “ЧИ” з’єднаний з тактовим входом Т-тригера 9 , який при кожному задньому фронту змінює свій стан. Вихід логічного елемента “ЧИ” також з’єднаний з входом скидання в нуль лічильника 2 , таким чином при встановленні вихода логічного елемента “ЧИ” в логічний нуль лічильник 2 скидаєьбся в нульовий стан і починає “рахувати” заново.

2 РОЗРАХУНОК ПАРАМЕТРІВ ТА РОЗРОБКА ПРИНЦИПОВОЇ ЕЛЕКТРИЧНОЇ СХЕМИ ПРИСТРОЮ

Принципова електрична схема поділювач із змінним коефіцієнтом ділення на основі асинхронних лічильників наведена у графічній частині курсового проекту на листі 1.

Генератор 1 тактових імпульсів реалізований на інверторах DD13.1, DD13.2, DD13.3 мікросхема К555ЛН2 із кварцовим резонатором ZQ конденсатором С та резисторами R1, R2 у зворотньому зв’язку.

Лічильники 3 , 4 , 5 , 6 на принциповій електричній схемі реалізовані за допомогою двох мікросхем подвоєних чотирирозрядних асинхронних лічильників К555ИЕ19 DD3 ,DD4.

Так , як лічильники 3 , 4 , 5 та 6 є чотири розрядними , то лічильник 2 повинен бути 16-ти розрядним , для його реалізації також було обрано мікросхеми подвоєних чотирирозрядних асинхронних лічильників К555ИЕ19 DD1 ,DD2, в яких виходи Q3 з’єднані з тактовими входами С лічильників наступних каскадів.

Для реалізації пристрою порівняння на елементах ВИНЯТКОВЕ-ЧИ обрано чотири мікросхеми К555ЛП12 DD5, DD6, DD7 та DD8 .

Логічний елемент ЧИ реалізовано за допомогою двох мікросхем К555ЛЕ4 DD9 DD10 в корпусі яких знаходиться по тир тривходових логічних елементів ЧИ-НЕ та мікросхеми восьми входового логічного елемента І-НЕ К555ЛА2 DD11.

Т-тригер 9 реалізований за допомогою D-тригера в якого вихід Q з’єднаний з входом D мікросхема К555ТМ2 DD12.1.

ВИСНОВОК

В результаті курсового проектування проаналізований алгоритм функціонування пристрою для визначення щілинності імпульсної послідовності. Наведені часові діаграми роботи, розраховані параметри та підібрана елементна база для реалізації пристрою. Спроектована принципова електрична схема пристрою на основі десяти інтегральних мікросхем серії К555.

ПЕРЕЛІК ВИКОРИСТАНИХ ЛІТЕРАТУРНИХ ДЖЕРЕЛ

Додатки