Процесори Pentium MMX мають можливість зміни порядку пріоритету переривань за допомогою біта ITR (біт 9 регістра TR12). В табл. 3.5 наведено два можливі варіанти пріоритетів переривань.

Таблиця 3.

Пріоритети переривань процесорів Pentium MMX

Переривання | ITR = 0 (за умовчанням) | ITR= 1

1 | Точка зупинки (INT3) | Точка зупинки (INT3)

2 | BUSCHK# | BUSCHK#

3 | Пастки (точки зупинки) наладки (INT1) | FLUSH#

4 | R/SS | SMI#

5 | FLUSH# | Пастки наладки (INT1)

6 | SMI# | R/S#

7 | INIT | INIT

8 | NMI | NMI

9 | INTR | INTR

10 | Помилка FPU | Помилка FPU

11 | STPCLK# | STPCLK#

12 | Відмова на наступній інструкції | Відмова на наступній інструкції

Зондовий режим наладки (Probe Mode) використовує тестовий порт ТАР (Test Acess Port) підключення інтерфейсу JTAG. Цей інтерфейс може використовуватися не тільки для тестування (Boundary Scan), але й для налагоджувальних цілей. Для цього до складу порту ТАР введений сигнал R/S#, по його негативному перепаду процесор завершує виконання поточної інструкції і зупиняється, повідомивши про це сигналом PRDY. В цьому стані по інтерфейсу JTAG зовнішній налагоджувальний пристрій може зв'язатися зі всіма внутрішніми регістрами процесора, після чого, повернувши сигнал в неактивний стан (високий рівень), «відпустити» процесор для продовження виконання перерваного потоку інструкцій. По можливостях наладки, що надаються, зондовий режим еквівалентний внутрішньосхемному емулятору – мрії будь-якого розробника апаратно-залежного програмного забезпечення. Для підключення порту ТАР фірма Intel пропонує на системній платі встановлювати спеціальний 20-або 30-штирковий роз'єм, до якого підключається шлейф зовнішнього наладчика. На цей роз'єм виводяться сигнали процесора R/S#, PRDY, TDI, TDO, TMS, ТСК і TRST# – все, що потрібно для внутрішньо-схемної наладки. Але навіть якщо цього роз'єму немає на системній платі, підключитися до виведень ТАР можна через спеціальну перехідну колодку, до якої підключений шлейф ТАР. Колодка вставляється в сокет, а з неї – процесор. Зустрічаються і здвоєні колодки для наладки двопроцесорних систем.

Режим SMM реалізований аналогічно попереднім процесорам 386SL і 486SL, але є можливість рестарту інструкцій і входу в SMM по повідомленню, прийнятому з шини APIC.

Процесори Pentium ММХ мають можливість зниження енергоспоживання в неробочому режимі. По сигналу STOPCLK# процесор вивантажує буфери запису і входить в режим Stop Grant, в якому припиняється тактування більшості вузлів процесора, що викликає зниження споживання приблизно в 10 разів. В цьому стані він припиняє виконання інструкцій і не обслуговує переривання, проте продовжує стеження за шиною даних, відстежуючи кеш-попадання. З цього стану процесор виходить по зняттю сигналу STOPCLK#. Управління сигналом STOPCLK# спільно з використанням режиму SMM реалізує механізм розширеного управління живленням АРМ (Advanced Power Management). За відсутності активності зовнішня схема (чіпсет) по команді, виконаній в режимі SMM, встановлює даний сигнал. По пробуджуючій події зовнішня схема (без участі процесора, який «спить») знімає сигнал, і процесор продовжує роботу. Крім того, за допомогою сигналу STOPCLK# можливе й уповільнення процесора (з пропорційним зниженням споживаної потужності), якщо на цей вхід подавати періодичний імпульсний сигнал. Шпаруватість імпульсів визначатиме коефіцієнт простою процесора і, отже, його продуктивність (еквівалентно зниженню умовної тактової частоти).

У стані зниженого споживання Auto HALT PowerDown процесор переходить при виконанні інструкції HALT. В цьому стані процесор реагує на всі переривання і також продовжує стеження за шиною.

У режимі зупинки зовнішньої синхронізації процесор споживає мінімальну потужність, але в цьому режимі він не виконує ніяких функцій, а подальша подача синхронізації повинна супроводжуватися сигналом апаратного скидання RESET.

Уявлення про енергоспоживання процесорів Pentium MMX дає табл. 3.6

Таблиця 3.

Енергоспоживання процесорів Pentium MMX

Частота, Мгц | 233 | 200 | 166

Струм Icc2, А | 6,5 | 5,7 | 4,75

Струм Iсс3, А | 0,75 | 0,65 | 0,54

Потужність максимальна, Вт | 17,0 | 15,7 | 13,1

Потужність типова, Вт | 7,9 | 7,3 | 6,1

Потужність, споживана в режимах Stop Grant і Auto Halt Powerdown, Вт | 2,61 | 2,41 | 2,0

Розширення архітектури

Для можливості отримання відомостей про розширення архітектури процесора в систему команд включена інструкція CPUID, що дозволяє програмно у будь-який момент часу (а не тільки відразу після сигналу RESET) одержати відомості про клас, модель і архітектурні особливості процесора.

Pentium ММХ має набір регістрів, специфічних для моделі – MSR (Model Specific Registers). До їх числа входить група тестових регістрів (TR1...TR12), засоби моніторингу продуктивності, регістри-фіксатори адреси і даних циклу, що викликають спрацьовування контролю машинної помилки. Назва цієї групи регістрів указує на можливу їх несумісність для різних класів (Pentium PRO і Pentium ММХ) і навіть моделей процесорів. Програма, що їх використовує, повинна спиратися на відомості про процесор, одержані за допомогою інструкції CPUID.

Засоби моніторингу продуктивності включають таймер реального часу і лічильники подій. Таймер TSC (Time Stamp Counter) є 64-бітним лічильником, інкрементований з кожним тактом ядра процесора. Для читання його вмісту призначена інструкція RDTSC.

Лічильники подій CTR0, CTR1 розрядністю по 40 біт програмуються на підрахунок подій різних класів, пов'язаних з шинними операціями, виконанням інструкцій, подіями у внутрішніх вузлах, пов'язаних з роботою конвеєрів, кеша, контролем точок зупинки і т.п. шестибітні поля типів подій дозволяють кожному з лічильників незалежно призначити підрахунок подій з обширного списку. Стан лічильників може бути передустановлений і зчитано програмно. Крім того, є зовнішні