Суматори

курсова робота з інформатики

ЗМІСТ

Вступ

Арифметичні операції кінцевих алгебраїчних систем базуються на операціях суми і множення по модулю деякого цілого числа М, тобто на арифметичних операціях кінцевого кільця вирахування по модулю М або поля Галуа GF (р) при простому М (М = р). Отже, суматор (помножувач) повинен здійснювати звичайне підсумовування (множення) і модульне підсумовування (множення). Реалізація модульних і звичайних арифметичних операцій може бути суміщена в одному пристрої. Останнє базується на тому факті, що результат суми (множення) чисел а і b по модулю М, що не перевищує значення модуля М, співпадає з результатом звичайної суми (множення). Наприклад, 9 · 8 = 72 при звичайному множенні і 9 · 8 = 72 = 127, оскільки 72 < 127. Значить, за допомогою модульного арифметичного пристрою можна реалізувати звичайні арифметичні операції. Необхідно тільки обмежувати діапазон зміни вхідних даних. Можна, навпаки, в звичайних арифметичних пристроях передбачити спеціальні коректуючі схеми, за допомогою яких результат складання (множення) буде приводитися по модулю М.

Питання побудови звичайних арифметичних пристроїв розглянуті досить детально. Однак проблема апаратурної реалізації арифметичних операцій кінцевих полів і кілець ще остаточно не вирішена.

Розділ 1. Суматори і арифметично-логічні пристрої

1.1. Однорозрядні суматори

Основною арифметичною операцією, що виконується будь-якою ЕОМ, є операція підсумовування двох п-розрядних кодів (хп, ..., х1 і yп, ..., y1). Підсумо-вування у всіх розрядах, починаючи з молодшого, відбувається за єдиними правилами. У кожному і-му розряді здійснюється додавання хі + yі + рі–1, де рі–1 – перенесення з молодшого i–1-го в старший i-й розряд. Результат представляється кодами суми Si і перенесення рі

Схему, що виконує підсумовування в одному розряді, називають однорозрядним суматором. Логіка роботи такого суматора визначається таблицею істинності (табл. 1.1).

Таблиця 1.

хі | yі | рі–1 | Si | рі | хі | yі | рі–1 | Si | рі

0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0

0 | 0 | 1 | 1 | 0 | 1 | 0 | 1 | 0 | 1

0 | 1 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 1

0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1

Умовне графічне позначення однорозрядного суматора показане на рис. 1.1.

Рис. 1.. Умовне графічне позначення однорозрядного суматора

Відповідно до таблиці істинності легко визначаються канонічні рівняння суматора: |

(1.1)

Застосовуючи до цих рівнянь апарат мінімізації логічних функцій, отримаємо |

(1.2)

Ці рівняння представлені в ДНФ. У базисі І-НІ рівняння суматора мають наступний вигляд: |

(1.3)

По рівняннях (1.2), (1.3) будуються схеми однорозрядних суматорів. Так, на рис. 1.2 наведена схема суматора, побудована по рівняннях (1.3). Даній схемі не властива функція зберігання, тому вона відноситься до комбінаційних схем (в таких схемах сигнали на виходам присутні доти, поки діють сигнали на входах).

Рис. 1.. Схема однорозрядного суматора, побудована в базисі І-НІ

Схеми однорозрядних суматорів характеризуються:

1) часом затримки поширення перенесення;

2) об'ємом обладнання, що оцінюється числом входів логічних схем, що використовуються для побудови (для схеми, зображеної на рис. 1.2, цей параметр рівний 25).

1.2. N-розрядні (паралельні) суматори

На основі однорозрядних суматорів будуються n-розрядні (паралельні) суматори (рис. 1.3, а). Тимчасова діаграма роботи цього суматора побудована для випадку підсумовування кодів:

Рис. 1.. Схема паралельного п-розрядного суматора (а)

і тимчасова діаграма його роботи (б)

Після подачі вказаних кодів на всі суматори CMi через tзд.р (час затримки по виходу Si) на виходах Si встановлюється код 11 ... 10 і з'являється сигнал перенесення Pi = l. Цей сигнал починає розповсюджуватися по всій розрядній сітці. Якщо сигнал Pi = l поступає на вхід суматора СМ2, на входах якого присутні сигнали х2 = 1 або y2 = l, то на виході суматора СМ2 виробляється сигнал р2 = 1 із затримкою tзд.р відносно моменту появи сигналу P1. Аналогічно, через час tзд.р відносно моменту появи сигналу Р2 з'являється сигнал Р3 і т. д. до появи сигналу Рп через час tзд.р з моменту одночасної подачі кодів хі і yi на входи CMi. Поширення перенесення буде супроводжуватися встановленням правильних сигналів на виходах Si однорозрядних суматорів. Самим останнім сформується сигнал на виході S1 після приходу на вхід суматора СМ1 сигналу Рn = 1. Протягом всього часу поширення перенесення і формування сигналів на виходах Sі на входи суматора СМі повинні постійно подаватися сигнали, відповідні кодам, що підсумовуються.

Основним параметром паралельного суматора є його швидкодія ts – максимальний час формування коду суми Sn ... S1 з моменту одночасної подачі кодів, що підсумовуються. За максимальний час приймається час поширення перенесення через всі розряди кодів, що підсумовуються. Тимчасова діаграма, наведена на рис. 1.3, б, побудована для випадку підсумовування в зворотному коді, де перенесення P1, що виникло в молодшому розряді, розповсюджується через всі п розряди. З цієї тимчасової діаграми слідує, що |

(1.4)

За час існування ЕОМ (особливо в період ЕОМ першого, частково другого поколінь) інтенсивно проводилися пошуки рішень, що забезпечують збільшення їх швидкодії. Пошуки проводилися в двох напрямах:

1) зменшення об'єму обладнання і tзд.р суматора;

2) зменшення tS.

Розділ 2. Основні мікросхеми суматорів

Перший напрям в пошуках рішень, що забезпечують збільшення швидкодії ЕОМ, – побудова схеми суматора з мінімальними часом tзд.р і об'ємом обладнання.