Така постановка є класичною задачею синтезу суматора. Вона до цього часу не вирішена. За весь час існування ЕОМ ця задача вирішувалася емпірично. У результаті отримані вдалі рішення, які широко використовувалися і продовжують використовуватися на практиці. Схеми суматора, отримані емпірично, мають певні відмінності. Так, одні схеми суматора вимагають прямих і інверсних значень початкових кодів, інші – тільки прямих. Ряд схем мають певні переваги реалізації в тому або іншому базисі логічних функцій. У одних схемах Sif(xi, уi, pi–1), в інших Sif(xi, уi, pi–1, рі), що представляє певні переваги для контролю виконання операції складання. Для більшості схем суматорів, що знайшли застосування в ЕОМ, tзд.р = tзд.р І–АБО–НІ, тобто час затримки поширення перенесення рівно часу затримки поширення сигналу рі–1 через одну схему І_АБО-НІ.
У наш час широко поширена побудова суматорів відповідно до рівнянь |
(2.1)
Для такого суматора справедлива властивість самоподвійності функцій (значення функцій інвертуються при інвертуванні всіх змінних, що входять в них). Використовуючи дану властивість, отримаємо |
(2.2)
У відповідності з (2.2) будується схема, яка зображена на рис. 2.1, б. Її основні параметри:
1) час затримки поширення перенесення визначається затримкою, що вноситься однією схемою І-АБО-НІ, тобто tзд.р = tзд.р І–АБО–НІ;
2) об'єм обладнання, що оцінюється кількістю входів, рівному 15 (це одне з кращих значень даного параметра).
Рис. 2.. Схема (а) і умовне графічне позначення (б) однорозрядного суматора (К155ИМ1)
Побудова п-розрядних паралельних суматорів на основі CMi (див. рис. 2.1) має певну специфіку. Так, об'єднання CMi по схемі, показаній на рис. 2.2, а, недопустимо, оскільки на вхід CMi буде поступати не прямий, а інверсний сигнал рі–1. Враховуючи самоподвійність функцій Si, Pi і , , на практиці використовується наступне рішення (рис. 2.2, (б): однорозрядний суматор в одному (припустимо, непарному) розряді функціонує відповідно до рівнянь (2.1), а в сусідньому (парному) – відповідно до рівнянь (2.2). При цьому в непарних розрядах потрібно на входи суматора CMi-1 подавати прямі коди доданків через інвертори і в парних розрядах на виходах Si однорозрядних суматорів включати інвертори.
Рис. 2.. Схеми об'єднання двох суматорів: а – неправильна; б – правильна
У наш час в серії К133 і К155 випускаються три мікросхеми, функціонування яких відбувається у відповідності з рівняннями (2.1) і (2.2).
Мікросхема К155ИМ1. У цій мікросхемі реалізований один суматор CMі з чотиривходовими логічними схемами на вході для хі і уі (див. рис. 2.1). Логічна схема має вісім входів, чотири з них використовуються для подачі на входи суматора СМі прямих або інверсних кодів, що підсумовуються. Чотири входи, що залишилися, використовуються як вирішуючі для передачі хі або (або yі чи ) з регістра на суматор.
2.1. Мікросхеми К155ИМ2 – К155ИМ3
У першій мікросхемі реалізований 2-розрядний суматор, в мікросхемі К155ИМ3 – 4-розрядний. Умовні графічні позначення цих мікросхем і функціональна схема К155ИМ2 наведені на рис. 2.3.
Рис. 2.. Мікросхема К155ИМ2 (а) і умовне графічне позначення мікросхем К155ИМ2 (б) і К155ИМ3 (в)
Для цих мікросхем легко реалізовується нарощуваність. Так, збільшення розрядності паралельного суматора здійснюється за рахунок послідовного підключення необхідного числа мікросхем без яких-небудь погоджуючих елементів.
Затримка поширення типів мікросхем, що розглядаються, показана в табл. .1.
Таблиця 2.
Параметр | Мікросхеми
К155ИМ1 | К155ИМ2 | К155ИМЗ
Затримка поширення перенесення tзд.р. від Рвх до Рвих | 17-12 | 19-27 | 48-32
Цікаві результати порівняння цих параметрів. Чотирирозрядниий суматор, побудований на мікросхемах К155ИМ1, буде мати tзд.р. від Рвх до Рвих = 4(17 ч 12) нс, а на мікросхемі К155ИМ3 tзд.р. від Рвх до Рвих = (48 ч 32) нс. Таким чином, підвищення рівня інтеграції супроводжується і поліпшенням тимчасових параметрів схем.
Мікросхеми 2-розрядних суматорів реалізовані також в серії К500 (К500ИМ180 – здвоєний високошвидкісний суматор-обчислювач) і в серії К176 (К176ИМ1 – 4-розрядний повний суматор).
Другий напрям – це пошук рішень, що забезпечують збільшення швидкодії ЕОМ за рахунок зменшення значення tS. Така мета досягається зменшенням або виключенням впливу п (розрядність чисел, що підсумовуються) на tS. Цей напрям пов'язаний з пошуком рішень, що забезпечують підвищення швидкості поширення перенесення. Запропонована і обґрунтована організація групового перенесення, при якому tS = (п / 2) tзд.р.
Починаючи з ЕОМ другого покоління, при інтенсивному розвитку інтегральної схемотехніки, широке поширення отримала організація одночасного перенесення, суть якого полягає в наступному. У кожному 1-му розряді суматора при підсумовуванні двох кодів сигнал перенесення Рі виробляється у відповідності з рівнянням |
(2.3)
Визначивши
а ,
отримаємо |
(2.4)
Рівняння (2.4) справедливе і для
.
Підставивши цей вираз в (2.4), визначимо, що
Продовживши подібну заміну, отримаємо |
(2.5)
Рівняння (2.5) визначає логіку роботи ланцюга одночасного перенесення в кожному 1-м розряді. Це рівняння в базисі І-НІ має вигляд |
(2.6)
З (2.5) і (2.6) слідує, що при реалізації одночасного перенесення в кожному розряді потрібно мати i схем І або І-НІ з числом входів від 1 до і й одну схему АБО чи І-НІ з числом входів i.
Напишемо логічні рівняння для чотирьох молодших розрядів суматора: |
(2.7)
Цим рівнянням відповідає схема, приведена на рис. 2.4. У ній заштрихований прямокутник в кожному розряді являє собою схему, що виконує елементарні функції
Рис. 2.. Схема одночасного перенесення в чотирьох молодших розрядах суматора
Швидкодія суматора з одночасним перенесенням оцінюється по формулі tS3 tзд.р., де одне tзд.р. – час затримки поширення сигналу схемами, що забезпечують отримання Уі, і Di, друге tзд.р. – час затримки, що вноситься схемами вироблення одночасного перенесення, третє tзд.р. – час затримки схем, що забезпечують отримання Si. Час поширення перенесення тут практично виключений. Розрядність п