Реалізація таких суматорів вимагає великого об'єму обладнання і елементів з великим коефіцієнтом об'єднання і розгалуження. Незважаючи на цей недолік, одночасне перенесення широко використовується при побудові паралельних суматорів. При цьому п-розрядний суматор розбивається на k груп, що містять mрозрядів, і в кожній групі реалізовується одночасне перенесення. У кожній групі є шини прийому кодів, що підсумовуються хт ... x1 і ут ... у1, ланцюг прийому сигналу перенесення з молодшої групи pвх, схеми вироблення Уі, Di Si і одночасного перенесення в кожному розряді рт, рт–1, ..., р1.

Схеми вироблення сигналів рт, ..., р1 реалізовуються відповідно до системи рівнянь

Крім вказаних схем, в кожній групі суматора є схеми, що забезпечують вироблення сигналів У = Уm · Уm–1 · ... · У1 і Ргр Рm \/ У · Рвх (це рівняння аналогіч-не рівнянню (2.4), але стосується не одного розряду, а до групи розрядів). Сигнали Рm–1, ..., Р1 виробляються тільки всередині групи і на вихід не виводяться. На вихід виводяться сигнали Рт, У і Ргр.

Введемо умовне графічне позначення розглянутої групи суматора, що містить m розрядів, з ланцюгами одночасного перенесення (рис. 2.5, а).

Наявність в кожній групі схеми, що реалізовує Ргр Рm \/ У · Рвх, дозволяє без якого-небудь додаткового обладнання реалізувати п-розрядний суматор з послідовною передачею перенесення між групами. Схема такого суматора наведена на рис. 2.5, б. Його швидкодія оцінюється по формулі |

(2.8)

де – час вироблення коду Уі, Di у всіх розрядах суматора; – час вироблення Ргр в молодшій групі; – максимальний час поширення перенесення (це перенесення буде розповсюджуватися через п/т – 2 груп); – час формування коду суми в старшій групі (у всіх попередніх групах код Si сформується раніше).

Рис. 2.. Схема послідовного поширення перенесення між групами суматора з одночасним перенесенням (б) і умовне графічне позначень групи суматора з одночасним перенесенням (а)

Примітка. У схемі на рис. 2.5, а і на інших подібних схемах Рт означається як Р.

Така оцінка швидкодії п-розрядного суматора виходить з прикладу підсумовування двох чисел.

Нехай два п-розрядних числа поступають на k = n/m (n = 28, m = 4) вище розглянутих суматорів, сполучених послідовно.

У момент часу t1 після одночасної подачі кодів складових xi і yi встановлюються у всіх 28 розрядах коди Уі і Dі. Потім в момент часу t1 в першій групі суматора виробляється сигнал Ргр = 1. Цей сигнал розповсюджується через групи 2, 3, ..., 6 (t3 – t7). У момент часу t3, після надходження сигналу Ргр = 1 з групи 6 на суматорі, в групі 7 зафіксується код Sі, (у всіх попередніх розрядах код суми сформується раніше).

Можлива багатоступінчаста реалізація одночасного перенесення. Схема організації одночасного перенесення за допомогою трьох рівнів для 64_розрядного суматора показана на рис. 2.6.

Рис. 2.. Схема 64-розрядного суматора з одночасним перенесенням

Перший рівень суматора побудований на 4-розрядних (n = 4) групах суматора з одночасним перенесенням; другий і третій рівні – на спеціальних схемах вироблення одночасного перенесення. Їх розмірність розрахована на об'єднання перенесень чотирьох груп першого або другого рівня. Логіка роботи всіх схем другого рівня визначається рівняннями: |

(2.9)

де j ==1, 2, 3, 4 для схем другого рівня. При j =2, 3, 4 в (2.9) замість pвх повинна бути логічна змінна Р(j–1)І,ІІІ.

Логіка роботи схеми третього рівня така ж, як і схем другого рівня, Відповідно до певних вхідних і вихідних сигналів система рівнянь (2.9) для схеми третього рівня має наступний вигляд: |

(2.10)

Виходи схем другого рівня комутируються на входи рову відповідних груп суматора. Виходи схеми третього рівня комутируються на входи pвх схем другого рівня і на входи pвх окремих груп суматора. За допомогою вказаних зв'язків здійснюється передача поширюваного перенесення. Швидкодія такого суматора буде оцінюватися по формулі |

(2.11)

2.2. Мікросхема К155ИП3

Суматори з одночасним перенесенням реалізовані у вигляді спеціальних мікросхем, що виконують функції 4-розрядного арифметично-логічного пристрою (АЛП (в серії К155 – мікросхема К155ИП3). Умовні графічні позначення мікросхеми К155ИП3 наведені на рис. 2.7, де xi – x1 і уi – у1 – 4_розрядні коди, що поступають на входи схеми; F4 – F1 – 4-розрядний код результату (логічної або арифметичної операцій, що виконуються схемою); х4 – х1 – код керуючих сигналів (можливі 24 = 16 комбінацій керуючих сигналів, кожна з яких визначає логічну або арифметичну операцію, що виконується схемою ); М – керуючий сигнал, який визначає режим роботи схеми: виконання логічних або арифметичних операцій; рвх, Р, У і Ргр – входи і виходи одночасного перенесення; хі – уі, – окремий вихід, що є тільки в схемі К155ИП3, сигнал на якому з'являється лише у разі ідентичності вхідних кодів при будь-якому значенні М.

Рис. 2.. Умовні графічні позначення мікросхеми К155ИП3:

а – в режимі позитивної логіки; б – в режимі негативної логіки

Рис. 2.. Схема АЛП (К155ИП3)

Мікросхема К155ИП3. Мікросхема може працювати в режимах позитивної логіки і негативної логіки (тут верхньому рівню відповідає код «0», нижньому рівень-код «0»). Умовні графічні зображення мікросхеми К155ИП3, що використовується в режимі позитивної і негативної логіки, відповідно показані на рис. 2.7, а, б. Перелік всіх логічних і арифметичних операцій, що виконуються даною мікросхемою, відображений в табл. 2.2.

Таблиця 2.

Операції підсумовування в даній мікросхемі виконуються з одночасним перенесенням. Реалізація одночасного перенесення в мікросхемі виконана по еквівалентних канонічних рівняннях.

Рис. 2.. Схема (а) прискореного поширення перенесення для АЛП (К155ИП4)

і її умовне графічне