логічної 1);
напруга 0 на виході U0вих.д (напруга сигналу на виході ВІС, відповідна рівню логічного 0);
напруга 1 на виході U1вих.д (напруга сигналу на виході ВІС, відповідна рівню логічної 1);
струм 0 на інформаційному вході І0вх.д (струм в ланцюгу вхідного сигналу ВІС, відповідного рівню логічного 0);
струм 1 на інформаційному вході І1вх.д (струм в ланцюгу вхідного сигналу ВІС, відповідного рівню логічної 1);
струм 0 на інформаційному виході U0вих.д (струм в ланцюгу вихідного сигналу ВІС, відповідного рівню логічного 0);
струм 1 на інформаційному виході U1вих.д (струм в ланцюгу вихідного сигналу ВІС, відповідного рівню логічної 1);
пороговий вхідний струм Івх.пор (струм у вхідному ланцюгу ВІС, при якому відбувається перехід ИС з одного стійкого стану в інше);
струм споживання ВІС Ісп;
струм споживання ВІС в динамічному режимі Ісп.дин;
струм споживання ВІС в режимі зберігання інформації Ісп.зб
максимальна (мінімальна) напруга джерела живлення Uд.ж.max(min);
максимальна (мінімальна) – вихідна напруга сигналу Uвих.max(min);
максимальний вихідний струм Івих.max;
максимальна (мінімальна) вхідна напруга (струм) сигналу Uвх.max(min) (Івих.max(min));
струм короткого замикання Ік.з;
струм витоку на інформаційному вході (виході) Івит.вх (Івит.вих).
Динамічні параметри характеризують швидкодію ВІС ПЗП. Щоб визначити дані параметри, необхідно проаналізувати тимчасові діаграми (рис. .5), які характеризують перехідні процеси, що відбуваються в ВІС ПЗП. Особливістю тимчасових параметрів всіх ВІС пам'яті є те, що рівні відліку їх однакові і становлять 0,5 від величини логічного перепаду вхідних (U1вх.д – U0вх.д) і вихідних (U1вих.д – U0вих.д) напруг. На всіх тимчасових діаграмах для спрощення прийнято U0вх.д = U0вих.д = 0.
До динамічних параметрів ВІС ПЗП відносяться:
час вибірки ВІС tв.вм (інтервал часу між подачею на вхід сигналу вибірки ВІС і отриманням на виході ВІС сигналів інформації); час вибірки адреси tв.a (інтервал часу між подачею на вхід сигналу адреси і отриманням на виході ВІС інформаційних сигналів); час зсуву сигналу вибірки адреси відносно сигналу вибірки ВІС tс.вм.а (інтервал часу між початками сигналів вибірки адреси і вибірки ВІС);
час відновлення сигналу зчитування відносно сигналу адреси tвід.зч.а (інтервал часу між зрізом сигналу вибірки адреси і фронтом того ж сигналу нового циклу);
час відновлення сигналу зчитування відносно сигналу вибірки tвід.зч.вм (інтервал часу між зрізом сигналу вибірки ВІС і фронтом того ж сигналу нового циклу);
час зберігання інформації при відключеному живленні (для РПЗП) tзб (інтервал часу, протягом якого ВІС зберігає інформацію);
час зберігання сигналу вибірки ВІС після сигналу вибірки адреси tзб.вм.а (інтервал часу між зрізом сигналу вибірки адреси і зрізом сигналу вибірки ВІС);
тривалість сигналу вибірки ВІС фвм;
тривалість сигналу адреси фа;
час циклу зчитування tц.зч (інтервал часу між фронтами (зрізами) сигналів на одному з керуючих входів).
Рис. 2.5. Тимчасові діаграми роботи ПЗП в режимі прочитання інформації: а – більш інерційним є вхід вибірки ВІС; б – більш інерційним є вхід вибірки адреси
Якщо в ВІС більш інерційним для проходження сигналу виявиться вхід вибірки ВІС (tв.вм > tв.a), то tц.зч ? tв.вм + tвід.зч.вм, якщо вхід вибірки адреси (tв.a tв.вм) то tц.зч ? tв.а + tвід.зч.а.
Наведені на рис. 2.5 тимчасові діаграми є загальними для різних типів ВІС ПЗП. Для конкретних ВІС пам'яті ті або інші затримки між сигналами можуть бути іншого знаку або бути відсутнім взагалі. Необхідно зазначити, що для РПЗП вводяться такі параметри, як число циклів зчитування і число циклів запису.
2.3. Основні вузли побудови ПЗП
Для побудови постійної пам'яті використовуються наступні основні вузли: накопичувач, АІ, ДШ, вихідні схеми (СФ і схеми програмування), схеми вибору ІС і джерела опорної напруги.
Накопичувач. Накопичувач являє собою матрицю ЗЕ виконаних звичайно на основі діодних і транзисторних структур, приєднаних між словниковими і розрядними шинами. Накопичувач виконує основну функцію в ПЗП – зберігання і видачу записаної інформації. Інформація в накопичувачі записується за допомогою створення відповідних зв'язків ЗЕ зі словниковими і розрядними шинами. При цьому наявність або відсутність зв'язку в матриці на перетині словникових і розрядних шин відповідає лог. 1 або лог. 0.
Адресні інвертори. У ПЗП АІ виконують функцію узгодження вхідних характеристик елементів ДШ з вихідними параметрами зовнішніх керуючих схем. Крім того, використання АІ спрощує побудову схем ДШ, оскільки дозволяє формувати на входах ДШ прямий і інверсний сигнали адресного коду. Для побудови АІ застосовують прості і складні інвертори (рис. 2.6), що мають високий опір у вимкненому стані для обмеження споживаного струму при програмуванні. Потрібно зазначити, що на виходах схем, приведених на рис. .6, б, в, реалізований стабілізатор напруги; причому в останній схемі вдається в 13 раз зменшити струм пробою стабілітрона. Однак при цьому збільшується місткість переходу колектор–база вихідного транзистора, що приводить до зниження швидкодії ПЗП.
Рис. 2.6. Електричні схеми АІ різної складності
Дешифратори. У ЗП ДШ виконують функції логічного перетворення двійкового коду адреси в унітарний код для вибору одного рядка або одного стовпця накопичувача і узгодження вхідних параметрів ЗЕ накопичувача з вихідними параметрами АІ.
Для зменшення числа входів ДШ використовуються АІ. Логічна стру-к-тура ДШ з n входами дозволяє реалізувати сукупність перемикальних функцій:
де х1, х2, ..., хn – вхідні сигнали, y1, y2, ... , yn – вихідні сигнали.
На кожному виході ДШ може бути отримане значення лог. 1 або лог. 0 тільки при одному єдиному наборі вхідних сигналів х1, х2, ..., хn. По структурній побудові ДШ поділяються на одно-, дво- і багатоступінчасті. Для побудови ПЗП найбільш широко застосовуються одноступінчаті ДШ (рис. 2.7), оскільки вони мають найменшу затримку поширення сигналу в порівнянні з дво- і багатоступінчастими. ДШ. Одноступінчаті ДШ можна побудувати з 2n схем