Застосування тіньової пам'яті (shadow memory) дозволяє підвищити продуктивність комп'ютера при інтенсивному зверненні до відносно повільної пам'яті модулів ROM BIOS і відеопам'яті. Ідея методу полягає в "затінюванні" повільного модуля спеціальної пам'яті блоком швидкодійної оперативної пам'яті.

При використанні Shadow ROM вміст затінюваної області (ROM) копіюється в RAM, і при подальшому звертання за цими адресами підставляється фізична область RAM, а запис в цю область блокується. При використанні Shadow RAM запис проводиться одночасно у фізичну пам'ять затінюваної області і в оперативну пам'ять (RAM), а при читанні звертання йде тільки до оперативної пам'яті. Shadow RAM звичайно застосовується для прискорення роботи графічних адаптерів. Цілком зрозуміло, що неприпустимо затінювання областей пам'яті, що розділяється, – про зміни її вмісту за ініціативою адаптера ні процесор, ні інші абоненти системної шини не взнають.

Динамічна пам'ять – DRAM (Dynamic RAM) – одержала свою назву від принципу дії її осередків, які виконані у вигляді конденсаторів, утворених елементами напівпровідникових запам'ятовуючих мікросхем. З деяким спрощенням опису фізичних процесів можна сказати, що при записі логічної одиниці в осередок конденсатор заряджається, при записі нуля – розряджається. Схема зчитування розряджає через себе цей конденсатор, і, якщо заряд був ненульовим, виставляє на своєму виході одиничне значення, і заряджає конденсатор до колишнього значення. За відсутності звернення до осередку з часом за рахунок струмів витоку конденсатор розряджається і інформація втрачається, тому така пам'ять вимагає постійного періодичного підзаряду конденсаторів (звернення до кожного осередку) – пам'ять може працювати тільки в динамічному режимі. Цим вона принципово відрізняється від статичної пам'яті, реалізованої на осередках тригерів, що зберігає інформацію без звернень до неї скільки завгодно довго (при включеному живленні). Завдяки відносній простоті елементу динамічної пам'яті на одному кристалі вдається розміщувати мільйони осередків і одержувати найдешевшу напівпровідникову пам'ять достатньо високої швидкодії з помірним енергоспоживанням, що використовується як основна пам'ять комп'ютера. Розплатою за низьку ціну є деякі складнощі в управлінні динамічною пам'яттю.

Запам'ятовуючі осередки мікросхем DRAM організовані у вигляді двовимірної матриці. Адреса рядка і стовпця передається по мультиплексированій шині адреси МА (Multiplexed Address) і стробується по спаду імпульсів RAS# (Row Access Strobe) і CAS# (Column Access Strobe). Тимчасова діаграма "класичних" циклів запису і читання наведена на рис. 1.1.

Рис. 1.. Тимчасові діаграми читання і запису динамічної пам'яті

Оскільки звернення (запис або читання) до різних елементів пам'яті звичайно відбуваються у випадковому порядку, то для підтримки збереження даних застосовується регенерація (Memory Refresh – "освіження" пам'яті) – регулярний циклічний перебір її осередків (звернення до них) з холостими циклами. Регенерація в мікросхемі відбувається одночасно по всьому рядку матриці при зверненні до будь-якого з її осередків. Максимальний період звернення до кожного рядка TRF (refresh time) для гарантованого збереження інформації в сучасної пам'яті лежить в межах 8-64 мс. Залежно від об'єму і організації матриці для однократної регенерації всього об'єму потрібно 512, 1024, 2048 або 4096 циклів звертання. При розподіленій регенерації (distributed refresh) одиночні цикли регенерації виконуються рівномірно з періодом TRF, який для стандартної пам'яті приймається рівним 15,6 мкс. Період цих циклів називають "refresh rate", хоча така назва більше підійшла б до зворотної величини – частоти циклів 1 = 1 / TRF. Можливий також і варіант пакетної регенерації (burst refresh), коли всі цикли регенерації збираються в пакет, під час якого звернення до пам'яті по читанню і запису блокується. При кількості циклів 1024 ці пакети періодично займатимуть шину пам'яті приблизно на 130 мкс, що далеко не завжди допустимо. З цієї причини практично завжди виконується розподілена регенерація, хоча можливий і проміжний варіант – пакетами по декілька (наприклад, 4) циклів.

Тимчасова діаграма, наведена на рис. 1.1, може бути модифікована для випадку послідовного звернення до осередків, що належать до одного рядка матриці. В цьому випадку адреса рядка виставляється на шині тільки один раз і сигнал RAS# утримується на низькому рівні на час всіх подальших циклів звертання, який може бути як циклами запису, так і читання. Такий режим звертання називається режимом швидкого сторінкового обміну FPM (Fast Page Mode), іноді просте Page Mode, його тимчасова діаграма наведена на рис. 1.2. Поняття "сторінка" насправді відноситься до рядка (row), а стан з низьким рівнем сигналу RAS# називається "відкритою сторінкою". Перевага даного режиму полягає в економії часу за рахунок виключення фази видачі адреси рядка з циклів, наступних за першим, що дозволяє підвищити продуктивність пам'яті. Для пам'яті з часом доступу 60 нс час циклу обміну усередині сторінки може бути скорочено до 35 нс. Здатність працювати в режимі FPM є "заслугою" не мікросхем або модулів пам'яті (в цьому режимі здатні працювати і "древні" мікросхеми, і мікросхеми EDO, про які мова піде нижче), а контроллера динамічної пам'яті (тобто чіпсету). Проте по термінології, що склалася,