Refresh" (SLFR) пам'ять переходить в режим саморегенерації, для якої не вимагається ніякого зовнішнього звертання. В цьому режимі операції читання і запису заборонені. Можливе також і переведення в режим зберігання зі зниженим споживанням, при якому відключається живлення зовнішніх буферів. На рис. 1.5 наведені тимчасові діаграми пакетних циклів запису і читання синхронної пам'яті. Всі вхідні сигнали вважаються дійсними під час позитивного перепаду тактового сигналу CLK. Поточна команда визначається комбінацією сигналів на управляючих входах RAS#, CAS#, WE#, A11 і А10 при низькому рівні CS#.
Рис. 1.. Тимчасові діаграми пакетних циклів SDRAM: А і В – дані для запису за адресою RO/CO і RO/CO+1, С і D – дані, лічені за адресою RO/C1 і RO/C1 +1
Внаслідок істотної відмінності інтерфейсу мікросхеми SDRAM не можуть бути встановлені в модулі SIMM, вони застосовуються в DIMM або встановлюються прямо на системну (або графічну) плату.
Основні характеристики описаних типів DRAM наведені в табл. 1.1. Звернемо увагу на те, що специфікація (останній елемент позначення мікросхем або модулів) для асинхронної пам'яті вказує час доступу в одиницях або десятках наносекунд, тоді як для SDRAM вона вказує тривалість циклу. Час доступу ТRAC вимірюється від початку операції читання (спаду RAS#) до появи достовірних даних на виході. Тривалість циклу CAS визначає період надходження чергових даних на вихідні шини в середині пакетного циклу. Максимальна частота визначається як частота системної шини, при якій число тактів на цикл не перевищує значень, проголошених оптимальними для даного типу пам'яті. Оскільки вона визначається не тільки власне мікросхемами пам'яті, але і затримками навколишніх її елементів (комутуючих елементів чіпсету, зовнішніх буферів), довжини провідників, навантаження місткості на шини (залежної і від кількості посадочних місць і встановлених елементів пам'яті), в реальній системній платі можливі й інші співвідношення. Наприклад, плата на чіпсеті 82430-ТХ дозволяє на частоті шини 66,6 Мгц використовувати EDO DRAM 60 нс циклом 5-2-2-2.
Таблиця 1.1
Основні характеристики поширених типів DRAM |
FPM | EDO | BEDO | SDRAM
Специфікація | -5, -6, -7 | -5, -6, -7 | -5, -6, -7 | -10, -12, -15
Час доступу (TRAC), нc | 50, 60,70 | 50, 60,70 | 50, 60, 70 | 50, 60, 70
Тривалість циклу CAS, нc | 30, 35, 40 | 20, 25, 30 | 15, 16,6, 20 | 10, 12, 15
Максимальна частота при пакетному циклі читання, Мгц | 66, 50, 40 5-3-3-3 | 66,50,40 5-2-2-2 | 66, 60, 50 5-1-1-1 | 100, 80, 66 5-1-1-1
Час доступу і тривалість першого циклу читання в всіх чотирьох типів DRAM однакові, істотна різниця спостерігається в подальших трьох циклах. Якщо чіпсет здатний генерувати звернення до пам'яті в суміжних циклах (back-to-back) в режимі сторінкового обміну, то виграш в продуктивності буде ще більш значним (замість двох циклів 5-1-1-1 і 5-1-1-1 буде один 5-1-1-1-1-1-1-1).
Динамічної пам'яті з дійсно довільним доступом, виконуваним з частотою 66 Мгц, немає, для цього потрібна пам'ять з часом доступу 15 нc, що поки недосяжно. В даний час найбільше поширення має пам'ять EDO, але при переході на високі частоти системної шини очікується витіснення цієї пам'яті мікросхемами SDRAM. Пам'ять BEDO є проміжним кроком, оскільки вона ефективна тільки до частоти 66 Мгц.
Одним з новітніх способів підвищення продуктивності динамічної пам'яті є приміщення статичної кеш-пам'яті прямо на кристал пам'яті. Така двоступінчаста пам'ять вже серійно випускається і застосовується в деяких моделях PC. Ця архітектура реалізована в мікросхемах CDRAM (Cached DRAM) – продуктах фірм Mitsubishi і Samsung. Мікросхеми CDRAM місткістю 4 і 16 Мбіт мають 16-кбайтний кеш статичної пам'яті з 128-бітною внутрішньою шиною даних. Інша лінія – EDRAM (Enhanced DRAM) – продукція фірми Ramtron International. Мікросхеми EDRAM місткістю 4 Мбіт мають 8-кбайтний кеш статичної пам'яті з розрядністю внутрішньої шини даних 2048 біт. Пам'ять із внутрішнім кешем істотно ефективніша за звичайну комбінацію DRAM і вторинний кеш, особливо в багатозадачних системах, де перемикання задач приводить до високої частоти кеш-промахів звичайного кеша. За оцінкою розробників фірми Осean Information Systems, що випускають системну плату для процесорів 486 і Pentium, 33-мгц 486 з EDRAM в багатозадачному середовищі працює зі швидкістю Pentium-100 з DRAM.
2. Оптимізація роботи оперативної пам'яті
У архітектурі комп'ютерів, побудованих на основі традиційної архітектури і системи команд процесорів фірми Intel, перший мегабайт оперативної пам'яті займає особливе положення. Не випадкові 640 Кбайт оперативної пам'яті, що входять в цей мегабайт і доступні для програм, називаються основною або базовою (basic) пам'яттю комп'ютера. Частину цієї пам'яті займають системні програми, інше – прикладні програми. Нерідко від частини, що залишилася, залежить працездатність цих програм. Деякі прикладні програми вимагають для своєї роботи не менше 600 Кбайт вільної базової пам'яті. За відсутності необхідної базової пам'яті такі програми відмовляються функціонувати, ініціюючи виведення повідомлень про недостатній об'єм пам'яті. І що особливо важливе, все це відбувається в системі, не дивлячись на наявність в комп'ютері великого об'єму оперативної пам'яті, до речі, вільний розмір якої багато більше потреб подібних програм. Проте слід зазначити, що цей великий об'єм вільної оперативної пам'яті не може компенсувати недостатню величину базової пам'яті, розмір якої не може бути більше 640 Кбайт. Це зв'язано з тим, що, за винятком першого мегабайта, весь об'єм оперативної пам'яті представлений пам'яттю типу extended, за рахунок якої не можна ні замінити, ні збільшити розмір базової пам'яті.
Одним з основних способів оптимізації