– введення байта цілком, використовуючи для прийому лінії даних. Цей режим працює тільки на портах, що допускають читання вихідних даних (Bi-Directional або PS/2 Type 1).
ЕРР (Enhanced Parallel Port) Mode – двонаправлений обмін даними, при якому управляючі сигнали інтерфейсу генеруються апаратно під час циклу звернення до порту (читання або запису в порт). Ефективний при роботі з пристроями зовнішньої пам'яті, адаптерами локальних мереж.
ЕСР (Extended Capability Port) Mode – двонаправлений обмін даними з можливістю апаратного стискування даних по методу RLE (Run Length Encoding) і використання FIFO-буферів і DMA. Управляючі сигнали інтерфейсу генеруються апаратно. Ефективний для принтерів і сканерів.
В сучасних АТ-машинах з LPT-портом на системній платі режим порту – SPP, ЕРР, ЕСР або їх комбінація задається в BIOS Setup. Режим Compatibility Mode, як це і виходить з його назви, повністю відповідає вищеописаному стандартному порту SPP.
1.2. Послідовний інтерфейс: СOM-порт
Послідовний інтерфейс для передачі даних в одну сторону використовує одну сигнальну лінію, по якій інформаційні біти передаються один за одним послідовно. Такий спосіб передачі і визначає назву інтерфейсу і порту, що його реалізовує. Ці назви відповідають англійським термінам Serial Interface і Serial Port (іноді в невдалому перекладі їх називають «серійними», що звучить досить дивно). Послідовна передача даних може здійснюватися як в асинхронному, так і синхронному режимах.
При асинхронній передачі кожному байту передує старт-біт, що сигналізує приймачу про початок чергового посилання, за яким слідують біти даних: і, можливо, біт паритету (контролю парності). Завершує посилання стоп-біт, гарантуючий певну витримку між сусідніми посиланнями (рис. 1.2). Старт-біт наступного посланого байта може посилатися у будь-який момент після закінчення стоп-біта, тобто між передачами можливі паузи довільної тривалості. Старт-біт, що має завжди строго певне значення (лог. 0), забезпечує простий механізм синхронізації приймача по сигналу від передавача. Мається на увазі, що приймач і передавач працюють на одній швидкості обміну, що виміряється в кількості передаваних біт в секунду. Внутрішній генератор синхронізації приймача використовує лічильник дільника опорної частоти, що обнуляється в момент прийому початку старт-біта, Цей лічильник генерує внутрішні строби, по яких приймач фіксує подальші біти, що приймаються. В ідеалі ці строби розташовуються в середині бітних інтервалів, що забезпечує можливість прийому даних і при деякому розузгодженні швидкостей приймача і передавача. Неважко помітити, що при передачі 8 бів даних, одного контрольного і одного стоп-біта гранично допустиме розузгодження швидкостей, при якому дані будуть розпізнані вірно, не може перевищувати 5%. З урахуванням фазових спотворень (затягнутих фронтів сигналу) і дискретності роботи внутрішнього лічильника синхронізації реально допустимо менше відхилення частот. Чим менше коефіцієнт розподілу опорної частоти внутрішнього генератора (тобто чим вище частота передачі), тим більше погрішність прив'язки стробів до середини бітного інтервалу, і, отже, вимоги до узгодженості частот більш строгі. Також, чим вище частота передачі, тим більше вплив спотворень фронтів на фазу сигналу, що приймається. Така «дружна» дія цих двох чинників приводить до підвищення вимог узгодженості частот приймача і передавача із зростанням частоти обміну.
Рис. 1.. Формат асинхронної передачі
Формат асинхронного посилання дозволяє виявляти можливі помилки передачі:
Якщо прийнятий перепад, що сигналізує про початок посилання, а по стробу старт-біта зафіксований рівень логічної одиниці, старт-біт вважається помилковим і приймач знову переходить в стан очікування. Про цю помилку формату приймач може і не повідомляти.
Якщо в час, відведений під стоп-біт, знайдений рівень логічної одиниці, фіксується помилка стоп-бита (теж помилка формату).
Якщо застосовується контроль парності (паритету), то після посилання біт даних (перед стоп-бітом) передається контрольний біт. Цей біт доповнює кількість одиничних біт даних до парної або непарної залежно від прийнятої угоди. Прийом байта з невірним значенням контрольного біта при включеному контролі паритету приводить до фіксації помилки прийнятих даних.
Контроль формату дозволяє знаходити обрив лінії: при цьому звичайно приймається логічний нуль, який спочатку потрактує як старт-біт і нульові біти даних, але потім спрацює контроль стоп-біта.
Для асинхронного режиму прийнятий ряд стандартних швидкостей обміну: 50, 75, 110, 150, 300, 600, 1200, 2400, 4800, 9600, 19200, 38400, 57600 і 115200 біт/с.
Кількість біт даних може складати 5, 6, 7 або 8 (5- і 6-бітні формати малопоширені). Кількість стоп-бітів може бути 1, 1,5 і 2 («півтора біти» має на увазі, природно, тільки тривалість стопового інтервалу).
Асинхронний обмін в PC реалізується за допомогою СOM-порту з використанням протоколу RS-232C.
Синхронний режим передачі передбачає постійну активність каналу зв'язку. Посилання починається з синхробайта, за яким впритул слідує потік інформаційних біт. Якщо у передавача немає даних для передачі, він заповнює паузу безперервним посиланням байтів синхронізації. Очевидно, що при передачі великих масивів даних невигідні витрати на синхронізацію в даному режимі обміну будуть нижчими, ніж в асинхронному. Проте в синхронному режимі необхідна зовнішня синхронізація приймача з передавачем, оскільки навіть мале відхилення частот приведе до помилки, що швидко нагромаджується, і спотворення даних, що приймаються. Зовнішня синхронізація можлива або за допомогою окремої лінії для передачі сигналу синхронізації, або з використанням самосинхронізуючого кодування даних (наприклад, манчестерський код або NRZ), при якому на приймальній стороні з прийнятого сигналу можуть бути виділені і імпульси синхронізації. У будь-якому випадку синхронний режим вимагає або дорогих ліній зв'язку, або дорогого обладнання (а може, і того і іншого). Для PC існує спеціальна плата – адаптери SDLC (досить дорогі), що підтримують синхронний режим обміну. Вони використовуються в основному для зв'язку з великими машинами (mainframes) IBM і в