комп'ютери різних класів – від однопроцесорних з єдиною платою головної пам'яті до високопродуктивних систем з десятком процесорів і чотирма блоками головної пам'яті. У конфігурацію також включені додаткові процесори, що виконують функції модулів вводу-виводу. Основні компоненти обчислювальних комплексів на базі IBM S/390 наступні.
Процесор ПР – CISC-мікропроцесор,у якому керування обробкою найбільш часто використовуваних команд реалізовано апаратно, а інші команди виконуються за допомогою мікропрограм. До складу ВІС кожного ПР входить кеш рівня L1 обсягом 64 Кбайт, у якому зберігаються і команди і дані.
Кеш рівня L2 обсягом 384 Кбайт. Блоки кешу L2 об'єднані по два у кластери, причому кожний кластер підтримує роботу з трьома процесорами і забезпечує доступ до всього адресного простору основної пам'яті.
Адаптер переключення магістралі –BSN (bus-switching network adapter), що організує зв'язок блоків кешу L2 з одним з чотирьох блоків головної пам'яті. До складу BSN входить і кеш рівня L3 обсягом 2 Мбайт.
Одноплатний блок головної пам'яті обсягом 8 Гбайт. До складу комплексу входять чотири таких блоки, забезпечуючи загальний обсяг головної пам'яті 32 Гбайт.
У цій структурі є кілька особливостей, на яких варто зупинитися докладніше:
комутована підсистема взаємозв'язків;
спільно використовуваний кеш рівня L2;
кеш рівня L3.
6.Висновок.У SMP-системах персонального користування і робочих станціях загальноприйнятою є структура з єдиною системною магістраллю (див. рис. 2.3). Згодом у цьому варіанті магістраль може стати вузьким місцем, що перешкоджає подальшому нарощуванню системи – додаванню до неї нових компонентів. Проектувальники систем IBM S/390 спробували справитися з цією проблемою двома способами. По-перше, вони розділили підсистему головної пам'яті на чотири одноплатних блоки, оснастивши кожен з них власним контролером, що здатний з високою швидкістю обробляти запити до пам'яті. У результаті сумарна пропускна здатність каналу доступу до пам'яті збільшилася в чотири рази. По-друге, зв'язок між кожним процесором (фактично, між його кешем рівня L2) і окремим блоком пам'яті реалізована не у формі магістралі спільного користування, а, скоріше, у формі двоточкового з'єднання – кожен зв'язок підключає групу з трьох процесорів через кеш L2 до модуля BSN. У свою чергу, BSN виконує функцію перемикача, що поєднує п'ять каналів зв'язку (чотири з кешами L2 і один із блоком пам'яті) – зв'язує чотири фізичних канали в одну логічну магістраль передачі даних. Таким чином, сигнал, що надходить по кожному з чотирьох каналів, підключених до кешів L2, дублюється по інших трьох каналах, і тим самим забезпечується інформаційна цілісність кешів.Звернемо увагу на те, що хоча в системі є чотири окремих блоки пам'яті, кожний процесор і кожний блок кешу L2 оснащений тільки двома фізичними портами, через які вони зв'язуються з підсистемою головної пам'яті. Таке вирішення обране тому що кожний блок кешу L2 може зберігати дані тільки з половини всього адресного простору пам'яті. Для обслуговування запитів до всього адресного простору використовується пара блоків кешу, і кожен процесор повинен мати доступ до обох блоків у парі.
Список використаної літератури. . . . . ………………
1. Lilja D. Cache Coherence in Large-Scale Shared-Memory Multiprocessors : Issues and Comparisons. – ACM Computing Surveys, September 1993.
2.Pfister G. In Search of Clusters. – Upper Saddle River, NJ : Prentice Hall, 1998.
3.Stone H. High-performance Computer Architecture. – Reading, MA : Addison-Wesley, 1993.
