1.4 Принцип роботи основних блоків

1.4.1 Тактовий генератор

Схема тактового генератора з одним частотно задаючим колом зображена на рисунку 1. Розглянемо його принцип роботи.

а) б)

Рисунок 1.2 – Мультивібратор; а) схема; б) часові діаграми

Почнемо розглядати роботу мультивібратора в довільний момент часу (t0). При цьому вихідний стан схеми мультивібратора такий: інвертор D1 закритий, на його виході рівень його логічної одиниці = «І», D2 відкритий і на його виході рівень логічного нуля U1 = «0». В цей момент закінчився регенеративний процес перекидання схеми і починається релаксаційний процес перезарядки конденсатора C.

=>вихід DD1=>C=>R=>вихід DD2=>спільний провід.

В процесі заряду конденсатора зростає різниця потенціалів на його обкладках і, оскільки, на виході елемента DD2 зберігається високий рівень, напруга на вході DD1 спадає по експоненті. І коли значення цієї напруги досягає порогового рівня ЛЕ (момент часу t1), почнеться регенеративний процес переходу схеми в новий стан. По закінченні перекидання стан схеми такий: ЛЕ DD1 закритий, на його виході високий рівень; DD2 – закритий, на виході рівень логічного нуля. Це новий квазістійкий стан, оскільки заряд конденсатора C не відповідає полярності прикладених напруг. Починається

релаксаційний процес перезаряду конденсатора C по колу:

=>вихід DD1=>R=>C=>вихід DD2=>спільний провід.

В процесі заряду конденсатора напруга на вході елемента DD2 зростає по експоненті. І коли значення цієї напруги досягає порогового рівня ЛЕ (момент часу t2), почнеться регенеративний процес переходу схеми в «початковий» стан. Отже, на виході ЛЕ DD2 буде утворюватись прямокутна імпульсна послідовність. Період генерованого сигналу T=1.4RC.

1.4.2 Компаратори

Це арифметичні пристрої, що призначені для порівняння величин двох чисел, що подані у двійковому (двійково-десятковому) коді. Найпростіший компаратор виявляє лише факт рівності або нерівності двох поданих на його входи n-розрядних чисел (операндів) А і В і формує на виході однобітовий сигнал. рівності (1) або нерівності (0) цих чисел. Слід зауважити відмінність цих пристроїв від аналогових компараторів, які порівнюють рівні напруг на їх входах, і за принципом дії є модифікованими операційними підсилювачами.

Рівність, зокрема, двох однорозрядних операндів a і b визначається логічною операцією рівнозначності:

тобто логічною операцією виняткове АБО-НЕ, яка реалізується суматором-інвертором за модулем 2. Синтез однорозрядного компаратора рівності досить просто здійснюється у довільному базисі. Порозрядну рівиість n -розрядних операндів найпростіше реалізувати за допомогою суматорів-інверторів за модулем 2 і кон’юнкторів. Такий компаратор рівності порівнює окремі розряди n -розрядних чисел за формулою:

1.4.3 Регістри

Будь-який регістр складається із з’єднаних в певній послідовності тригерів і в багатьох випадках логічних елементів для керування ними. Кожен тригер призначений для введення, зберігання і виведення одного розряду двійкового числа. Загальне число тригерів у регістрі визначає його розрядність. Якщо, наприклад, регістр складається з чотирьох тригерів, то він призначений для зберігання чотири розрядних двійкових чисел.

По можливості зміщення інформації регістри розрізняють:

- регістри зсуву;

- нагромаджувальні регістри.

Рисунок 1.3 – Схема регістра

Регістри зсуву використовують для введення, зберігання, зсуву і виведення двійкових чисел.

Інформація може зсуватися вправо, вліво або у двох напрямках. Двійкові розряди надходять у зсувний регістр на один інформаційний вхід в послідовному коді.

Послідовний код відповідає надходженню розрядів двійкового числа на вхід регістра одного за одним через певні проміжки часу.

На рисунку 2 подано один з можливих варіантів побудови три розрядного паралельного регістра, що складається з RS – тригерів і логічних елементів «І».

1.4.4 Дешифратор

Дещифратор призначений для перетворення двійкового коду на вході в сигнал на одному з виходів, а також в код семи сегментного індикатора. Якщо входів n – то вихідних шин повинно бути .

Популярним дешифратором є перетворювач коду 8421 на код семи сегментного індикатора (рисунок 3). Такий комбінаційний пристрій використовують в схемах індикації різних типів.

Рисунок 1.4 – Дешифратор та семи сегментний індикатор

Задача такого дешифратора подати активні рівні на сегменти індикатора, тобто пристрою що складається з 7 індикаторних сегментів, кожен з яких являє собою світлодіод, або частину рідкокристалічної матриці, або катод люмінесцентної лампи.

Таблиця 1 – Стани дешифратора

2. КОНСТРУКТОРСЬКА ЧАСТИНА

2.1 Аналіз елементів вибраної бази

В курсовому проекті можна застосовувати елементи КМОН (виготовляються за технологією комплементарних транзисторів структури метал – діелектрик – напівпровідник) та ТТЛ (транзисторна – транзисторна логіка). Головною різницею між ТТЛ і КМОН є те, що ТТЛ споживає значно більше електроенергії, але й має значно більшу швидкодію.

Вибираємо тип мікросхем в залежності від швидкодії, тому, що в завданні нема критеріїв які стосуються споживання електроенергії.

Транзисторно-транзисторна логіка (ТТЛ, TTL) - різновид цифрових логічних мікросхем, побудованих на основі біполярних транзисторів і резисторів. Назва транзисторно-транзисторний виникло через те, що транзистори використовуються як для виконання логічних функцій (наприклад, І, АБО), так і для посилення вихідного сигналу (на відміну від транзисторної для резистора і діодно-транзисторної логіки).

Простий базовий елемент ТТЛ виконує логічну операцію І-НЕ, в принципі повторює структуру ДТЛ мікросхем і в той же час за рахунок використання багатоемітерного транзистора, об'єднує властивості діода і транзисторного підсилювача що дозволяє збільшити швидкодію, понизити споживану потужність і удосконалити технологію виготовлення мікросхеми.

ТТЛ набула широкого поширення в комп'ютерах, електронних музичних інструментах, а також в КИПиА (контрольно-вимірювальній апаратурі і автоматиці). Завдяки широкому поширенню ТТЛ вхідні і вихідні ланцюги ТТЛ вхідні і вихідні ланцюги електронного устаткування часто виконуються

сумісними за електричними характеристиками з ТТЛ. Максимальна напруга в

схемах з ТТЛ може досягати 24В, проте це призводить до великого рівня

паразитного сигналу. Досить малий рівень паразитного