2.2 Вибір мікросхем

Інтегральна мікросхема К555ИР1 (рисунку 2.1) - чотирирозрядний регістр зсуву із входами послідовного і паралельного занесення. Схема має два тактові входи С1 і С2, керуючий вхід вибору режиму V, один інформаційний вхід D0 для занесення інформації в послідовному коді, чотири інформаційних входи D1-D4 для занесення інформації в паралельному коді і чотири виходи з кожного розряду регістра Q1, Q2, Q3, Q4.

Схема може працювати в таких режимах: режим перетворення послідовного коду в паралельний, зсув інформації вправо, зсув інформації вліво, паралельне занесення, зберігання.

Режим вибирається поданням логічного «0» або логічної «1» на вхід V.

Під час роботи схеми в режимі перетворення послідовного коду в паралельний із зсувом вправо (в бік зростання номерів виходів) на вхід V подається низький рівень. При цьому вимикаються паралельні входи, дозволяється занесення інформації в регістр в

(рис2.1) послідовному коді через вхід D0, встановлюється зв'язок виходу кожного розряду з входом наступного, а також дозволяється проходження тактової серії через вхід С1. При цьому треба зазначити, що на інформаційному вході 00 сигнали мають поновлюватись до надходження спаду (перепаду «1-0») тактового імпульсу. Вправо на один розряд інформація зсувається при кожному перепаді з «1» в «0» тактового імпульсу, поданого на вхід С1. Інформація в паралельному коді з'являється на виходах Q1, Q2, Q3, Q4 через чотири такти.

Для використання схеми як перетворювача послідовного колу в паралельний із зсувом вліво треба виконати зовнішнє з'єднання виходів кожного розряду регістра з входом паралельного занесення попереднього розряду. На вхід V при цьому має подаватися рівень логічної «1», який від'єднує вхід послідовного занесення 00, розриває зв'язок виходу кожного розряду із входом наступного, дозволяє занесення інформації через входи паралельного занесення з виходу кожного розряду на вхід попереднього і проходження тактової серії через вхід С2. Інформація в послідовному коді заноситься че-рез вхід паралельного занесення останнього каскаду регістра О4. Вліво інформація зсувається при кожному перепаді з «1» в «0» тактового імпульсу, поданого на вхід С2.

Інформація паралельно заноситься в регістр через паралельні входи Q1-Q4 за наявності на вході V рівня логічної «1» і з приходом на вхід С2 перепаду з «1» в «0».

При цьому входи послідовного занесення D0 ї тактової частоти С1 вимикаються.

Наявність керуючого входу V розширює можливості використання мікросхеми. Якщо С1 і С2 з'єднати між собою, то можна керувати зсувом з записом, лише змінюючи логічний рівень на вході V. Можна з'єднати між собою входи С2 і V - тоді зсув матимемо при поданні імпульсів на вхід СІ, а запис при поданні на С2.

З'єднавши послідовно кілька таких регістрів, можна побудувати п-розрядний регістр із зсувом вправо або вліво.

Індикатор АЛС324А (рисунок 2.2) - однорозрядний цифро-літерний індикатор з висотою цифри 7.5 мм з семи сегментів і з децимальною точкою. Виготовляється на основі світлодіодних структур галій-фосфор-миш'як по епітаксіально - дифузійній структурній технології. Виготовляються в пластмасовому корпусі. Маса не більше 2.5 г. Сила світла одного сигмента при шр=20 мА - не менше 0.15 мкД. Сила світла децимальної точки при Іпр =20

мА - не менше 0.05 мкд. Постійна пряма напруга при Іпр=20 мА - не більше 2.5 В. Постійна зворотня

напруга - 5В. Діапазон робочої температури навколишнього середовища(60 -70°С+)

(рис2.2)

Мікросхема К555ИЕ5 (рисунок 2.3) — чотирирозряднии двійковий лічильник,

виконаний на двохступінчатих тригерах J-К типу. Лічильник має два рахункові входи С1, С2 і два входи запису нуля R01,R02. Вхід Q1 внутрішній не сполучений з наступними тригерами. Це дає можливість використовувати схему в двох незалежних режимах роботи в якості: чотирьохрозрядного двійковою лічильника, коли вхідні рахункові імпульси поступають на вхід С2. Виходи здійснюють операцію розподілу на два, чотири, вісім і шістнадцять; трьохрозрядного двійкового лічильника, коли вхідні рахункові імпульси поступають на вхід C2. Перший тригер, не з'єднаний з іншими тригерами схеми, можна використовувати як елемент для функції розподілу на два.

(рис.2.3)

Таблиця 1.1

Настановні входи мікросхеми забезпечують припинення рахунку і повертають всі чотири тригера в стан низького рівня, коли на входи R01 і R02 одночасно подається високий рівень напруги. При операції рахунку на одному з входів запису R01 або R02 повинен бути присутній потенціал низького рівня. Таблиця істинності (таблиця 1.1) показує перебування на виходах схеми під час операції рахунку імпульсів (Виходи С2 і Q1 з'єднані, тактові імпульси подаються на С1).

На рисунку 2.4 зображено загальний вигляд мікросхеми К555ИЕ5.

На основі цих розмірів ми можемо визначити основні параметри друкованої плати.

(рис2.4)

2.3 Опис роботи розробленої схеми

Принципову електричну схему пристрою, що визначає рівень знань студента, можна поділити на декілька основних блоків:

1. блок приймання і зберігання інформації відповіді студента;

2. блок порівняння. Порівнюються правильні відповіді з дійсними;

3. блок зсуву інформації та її послідовний запис до лічильника;

4. блок видачі результатів контролю знань.

2.4.1 Після вибору відповіді, сигнал заноситься на один з паралельних входів рігістрів D1-D4. Цей блок складається з десяти чотирирозрядних регістрів DD3-DD12.Паралельний запис вхідного сигналу відбувається при надходженні на тактовий вхід С2 перепаду з "1" в "0" та за наявності на вході V логічної одиниці.

2.4.2 Наступні блоки працюють синхронно. З'єднавши С2 та V ми одержали послідовний зсув, який відбувався при поданні імпульсів на вхід С1 Якщо відповіді, які раніше ввів студент були вірні, то при поданні імпульсу на С1 на одному з виходів регістра Q1-Q4 буде логічна одиниця. Ця інформація