Додатковий програмуємий контролер переривань (APIC) призначений для гнучкого та розширеного використання переривань системами на базі процесорів AMD. PICD[1:0] – це двонаправлені сигнали, що передають повідомлення та керуються «південним мостом» чи за допомогою I/O APIC. PICCLK, керується системним таймером.

2. МПС КОМПЬЮТЕРА ATHLON XP 3200+

2.1. Плата та структура

Із збільшенням частоти процесора, що стало можливе з використанням технології 0.13-мікрона, з'єднаною з архітектурою QuantiSpeed, AMD продовжує постачати рішення для високопродуктивних цілочисельних обчислень, обчислень з плаваючою крапкою та 3D мультимедіа на платформах x86.

Мікропроцесор - це ключовий компонент у визначенні ефективності обчислювальної системи, виконує специфічні завдання в найкоротший час. Продуктивність мікропроцесору - це функція двох елементів.

1. Тактова частота процесора, міряється в мегагерцах, або гігагерцах.

2. Кількість операцій, що виконує процесор за один цикл, вимірюється в інструкціях за такт (IPC).

Продуктивність = [робота виконана за цикл] x [тактова частота]

AMD підтримує збалансовану мікро архітектуру з коротким конвеєром, розробленим для підвищення IPC.

Архітектура QuantiSpeed складається з чотирьох елементів, що диференціюють особливості, які збільшують продуктивність процесора AMD Athlon XP:

1. Дев'яти-потокова, суперскалярна, повністю конвеєрна архітектура.

2. Суперскалярний, повністю конвеєрний блок обчислень з плаваючою крапкою (FPU)

3. Апаратна попередня вибірка даних

4. Збільшені буфери швидкої трансляції адрес (TLB)

Рисунок 3: Архітектура мікропроцесора AMD Athlon XP

Пояснення до рис.3:

2 –way, 64KB Instruction Cache, 24-entry L1 TLB/256-entry L2 TLB – 2 канальний, 64Кб кеш інструкцій, 24 входи L1 TLB/256-входів L2 TLB

Predecode Cache – кеш попереднього декодування

Branch Prediction Table – таблиця прогнозу галуження

Fetch/Decode Control – керування вибіркою/декодуванням

3 way x86 Instructions Decoders- 3 канальний декодер інструкцій

Instructions Control Unit (72 entry)- блок керування інструкціями (72 входа)

Integer Sheduler (18 entry) – Цілочисельний планувальник (18 входів)

IEU – (Integer Execution Unit)– блок виконання цілочисельних команд

AGU (Address Generation Unit)– блок генерації адреси

FPU (Floating Point Unit)– Stack Map/Rename – стек FPU мапа / перейменування

FPU Sheduler (36 entry) – FPU(блок обчислення плаваючої крапки) планувальник (36 входів)

FPU Register File (88 entry) – FPU реєстратор файлів (88 входів)

Fstore, Fadd, Fmul – конвеєри 3DNow!, MMX..

Load/Store Queue – Черга завантаження/читання

Bus Interface Unit – блок інтерфейсної шини

L2 Cache 16 –way, 512KB – 16 канальний L2 кеш, 512KB

2 –way, 64KB Data Cache, 40-entry L1 TLB/256-entry L2 TLB –

2 канальний, 64Кб кеш даних, 40 входи L1 TLB/256-входів L2 TLB

System - Система

В серці архітектури QuantiSpeed мікропроцесора AMD Athlon XP (рис. 3) є конвеєрне, дев'яти-потокове, суперскалярне ядро процесора. Процесор AMD Athlon XP забезпечує більш широкі можливості виконання в дев'яти потоках, в порівнянні з конкурентними процесорами x86 з шістьма потоками виконання. Дев'ять потоків виконання складаються з трьох потоків обчислення адреси, трьох потоків виконання цілочисельних операцій і трьох потоків обчислення чисел з плаваючою крапкою.

2.3. Мультимедійні можливості

Кеш

Для того, щоб забезпечити таку суперскалярну мікроархітектуру, процесор AMD Athlon XP вміщує архітектуру великого внутрішнього кешу, особливо кеша L1 найближчого до ядра. Високопродуктивна архітектура кешу процесора включає двухканальний частково-асоціативний кеш 128KB L1 з окремими портами стеження (snoop) та виборки (fetch), і інтегрований повношвидкістний 16-канальний асоціативний кеш 512KB L2, що використовує 72-розрядний (64-розрядів даних + 8-розрядів ECC) інтерфейс. Кеш L1 процесора AMD Athlon XP складається з двох окремих 64KB двоканальних асоціативних кешей даних та команд. За допомогою більшого кеша L1, додатки, що використовуються на процесорі AMD Athlon XP, виконуються більш швидко, передаючі більше інструкцій і інформації до процесора. Кеш також має вісім банків, щоб забезпечити максимальний паралелізм для запуску багатьох додатків одночасно. Це підтримує конкурентний доступ двома 64-розрядними процесами або масивами. Командний кеш містить дані пре-декодування, щоб допомогти одночасно декільком, високопродуктивним декодерам команд. Кеші інструкцій і даних дуально-портові і містять порти стеження, розроблені, щоб виключити весь когерентний трафік системи, загальний для систем з багатьма пристроями, від заважання додатком.

Процесор AMD Athlon XP також включає інтегрований, повно-швидкісний асоціативний ексклюзивний 16-канальний кеш 512KB L2. Коли процесор запрошує дані він відразу шукає дані в кеші L1. Якщо процесор знаходить дані в кеші L1, результатом запиту є отримання даних з низько латентного кешу L1. Якщо процесор не може знайти дані в кеші L1, він шукає їх в кеші L2. Якщо дані не знайдені в кеші, він запитує ці дані з більш повільної системної пам'яті. В порівнянні з попередніми процесорами AMD Athlon XP з кешем 512KB L2 збільшує продуктивність програмних додатків, як наприклад ігри і мультимедіа програми за допомогою утримування більшої кількості часто використовуємих інструкцій і даних в кеші. Асоціативність збільшує коефіцієнт збігу за допомогою зменшення конфліктів даних. Це дає можливість розташування важливих даних в кеші L2, замість системної пам'яті. З ексклюзивною архітектурою кеша, вміст кешу L1 не дублюється в кеші L2. Це дозволяє використовувати 512KB кеш L2 і 128KB кеш L1 як єдиний простір в 640KB.

Архітектура кеша також підтримує захист коду (ECC) корегуванням помилок. З цими особливостями архітектури кеша процесор AMD Athlon XP забезпечує надійні високопродуктивні обчислення.

При завантажені програмного забезпечення, процесор декодує інструкції програми і перекладає їх на мову операцій (Ops), які він може виконувати. Для того, щоб безупинно постачати процесор виконання